[发明专利]芯片及其静电放电保护元件

权利要求书

1.一种静电放电保护元件，其特征在于，所述的静电放电保护元件包括：

一P型掺杂区；

一N型掺杂区，位于所述P型掺杂区中；

一第一P+掺杂区，位于所述N型掺杂区，用以电连接一焊垫；

一第一N+掺杂区，位于所述P型掺杂区与所述N型掺杂区之间，且所述第一N+掺杂区的一部份位于所述N型掺杂区中，剩余部分则位于所述P型掺杂区中；

一第二N+掺杂区，位于所述P型掺杂区中，且位于所述N型掺杂区之外，所述第二N+掺杂区电连接一第一电源轨线；以及

一第三N+掺杂区，位于所述P型掺杂区中，且位于所述N型掺杂区之外，所述第三N+掺杂区电连接一第二电源轨线，其中所述第二N+掺杂区位于所述第一N+掺杂区与所述第三N+掺杂区之间。

2.如权利要求1所述的静电放电保护元件，其特征在于，所述P型掺杂区为一P型井区，所述N型掺杂区为一N型井区、高压N型井或N型缓冲区。

3.如权利要求1所述的静电放电保护元件，其特征在于，所述静电放电保护元件进一步包括一第一栅极结构，位于所述P型掺杂区之上且在所述第一N+掺杂区与所述第二N+掺杂区之间，且电连接所述第二电源轨线，所述第一栅极结构、所述第一N+掺杂区、所述第二N+掺杂区与所述P型掺杂区构成一N型金属氧化物半导体晶体管。

4.如权利要求3所述的静电放电保护元件，其特征在于，所述静电放电保护元件进一步包括一第二栅极结构，位于所述P型掺杂区之上且在所述第二N+掺杂区与所述第三N+掺杂区之间，且电连接所述第二电源轨线，所述第二栅极结构、所述第二N+掺杂区、所述第三N+掺杂区与所述P型掺杂区构成一N型金属氧化物半导体晶体管。

5.如权利要求4所述的静电放电保护元件，其特征在于，所述静电放电保护元件进一步包括：

一电阻，其第一端耦接于所述第二电源轨线，所述电阻的第二端耦接至所述第一栅极结构与所述第二栅极结构。

6.如权利要求5所述的静电放电保护元件，其特征在于，所述静电放电保护元件进一步包括：

一电容，其第一端耦接至所述焊垫，所述电容的第二端耦接至所述电阻的第二端。

7.如权利要求1所述的静电放电保护元件，其特征在于，所述静电放电保护元件进一步包括一第二P+掺杂区，所述第二P+掺杂区位于所述P型掺杂区中，所述P型掺杂区透过所述第二P+掺杂区电连接所述第二电源轨线。

8.如权利要求1所述的静电放电保护元件，其特征在于，所述静电放电保护元件进一步包括一第四N+掺杂区，位于所述N型掺杂区中，且邻接所述第一P+掺杂区。

9.一芯片，其特征在于，所述的芯片包含：

一核心电路；

一第一电源轨线；

一第二电源轨线；

多个焊垫单元，围绕所述核心电路，各所述焊垫单元包括：

一焊垫，电连接所述核心电路；以及

如权利要求1所述的一静电放电保护元件，配置于所述焊垫旁，且电连接所述第一电源轨线与所述第二电源轨线；

其中，每一所述焊垫单元中的所述静电放电保护元件并联设置于所述第一电源轨线与所述第二电源轨线之间。

10.一种静电放电保护元件，其特征在于，包括：

一第二电源轨线；

一P型掺杂区，电连接所述第二电源轨线；

一N型掺杂区，位于所述P型掺杂区；

一第一P+掺杂区，位于所述N型掺杂区；

一焊垫，电连接所述N型掺杂区与所述第一P+掺杂区；

一第一N+掺杂区，位于所述P型掺杂区与所述N型掺杂区之间，且所述第一N+掺杂区的一部份位于所述N型掺杂区中，剩余部分则位于所述P型掺杂区中；

一第二N+掺杂区，位于所述P型掺杂区中，且位于所述N型掺杂区之外；

一第一电源轨线，电连接所述第二N+掺杂区，其中，所述第二电源轨线的电压低于所述第一电源轨线的电压；以及

一第三N+掺杂区，电连接所述第二电源轨线，其中所述第三N+掺杂区位于所述P型掺杂区中，且位于所述N型掺杂区之外，所述第二N+掺杂区位于所述第一N+掺杂区与所述第三N+掺杂区之间。