[发明专利]电熔丝、电阻与晶体管的制造方法

说明书

技术领域

本发明涉及一种电熔丝、电阻与晶体管的制造方法。

背景技术

一般来说随着半导体工艺的微小化以及复杂度的提高，半导体元件也变得更容易受各式缺陷或杂质所影响，因此在制作金属连线、二极管或晶体管元件之外，还会额外在集成电路中形成一些可熔断的连接线(fusible links)，也就是电熔丝(efuse)，以确保集成电路的可利用性。电熔丝包含阳极、阴极、及电熔丝本体。通常在阳极和阴极上，各电连接有多个金属插塞，而电熔丝本体是由多晶硅层和金属硅化物层所形成。

而为了提升晶体管的操作效率，在半导体产业中，目前是利用金属做为晶体管栅极，金属栅极具有低的电阻与无空乏效应等优点，可以改善传统栅极使用高电阻的多晶硅材料所造成的操作效能不佳，其通常是使用后栅极(gate-last)工艺制造。

另外，在集成电路中，常需要加入电阻等其它电路元件的设置，来做稳压或滤杂讯等功能。而电阻其主体一般来说亦是利用多晶硅、掺杂区或金属氧化物来制作。

综上论述，由于集成电路工艺的高复杂度以及各式元件产品的高精密性，因此在追求良率的不断提升时，除了尝试改良工艺技术之外，对工艺整合的需求亦是相当重要的一环，以减少工艺步骤并同时提升生产效率。因此，发展一种制作金属栅极、电阻以及电熔丝的整合工艺，是现今十分重要的课题。

发明内容

有鉴于此，本发明提供一种电熔丝、电阻与晶体管的制造方法。首先提供基底，然后形成晶体管栅极、电阻和电熔丝于基底上，且晶体管栅极、电阻、电熔丝均具有第一介电层、多晶硅层、硬掩模，之后形成源极/漏极掺杂区于晶体管栅极旁的基底中，接着去除电阻以及电熔丝中的硬掩模，然后进行金属硅化工艺，形成金属硅化层于源极/漏极掺杂区、电阻上以及电熔丝上，再形成平坦化的第二介电层覆盖基底，并曝露出晶体管栅极的多晶硅层、电阻和电熔丝，之后移除晶体管栅极中的多晶硅层，以形成凹槽，最后形成金属层填满凹槽。

根据本发明的另一优选实施例，本发明提供一种电熔丝、电阻与晶体管的制造方式，首先提供基底，接着形成晶体管栅极、电阻和电熔丝于基底上，且晶体管栅极、电阻、电熔丝均具有第一介电层、多晶硅层、硬掩模，然后形成源极/漏极掺杂区于晶体管栅极旁的基底中，再形成第一金属硅化层于源极/漏极掺杂区，之后形成第二介电层覆盖基底、晶体管栅极、电阻、电熔丝和源极/漏极掺杂区，接着平坦化第二介电层，并曝露出晶体管栅极的多晶硅层、电阻的多晶硅层和电熔丝的多晶硅层，之后移除晶体管栅极中曝露的多晶硅层，以形成凹槽，然后形成金属层填满凹槽，最后形成金属层之后，形成第二金属硅化层于电阻以及电熔丝上。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明的优选实施例，并配合附图，作详细说明如下。

附图说明

图1至图6绘示的是根据本发明的第一优选实施例的电熔丝、电阻与晶体管的制造方式的示意图。

图7至图11绘示的是根据本发明的第二优选实施例的电熔丝、电阻与晶体管的制造方式的示意图。

附图标记说明

10：基底                 12：浅沟槽隔离

14：介电层               16：高介电材料层

18：盖层                 20、54：功函数层

22：多晶硅层             24：硬掩模

26：N型多晶硅栅极        28：P型多晶硅栅极

30：电阻                 32：电熔丝

34：间隙壁               36、38：源极漏极掺杂区

40、50：图案化掩模       42：金属硅化物阻挡层

44、441：金属硅化物层     46：蚀刻停止层

48：层间介电层            52：凹槽

56：栅极金属层            261、281：金属栅极晶体管

301：电阻结构             321：电熔丝结构

具体实施方式

图1至图6绘示的是根据本发明的第一优选实施例的电熔丝、电阻与晶体管的制造方式的示意图。首先，如图1所示，提供基底10，具有N型晶体管区N、P型晶体管区P、电阻区R以及电熔丝区F，而在N型晶体管区N、P型晶体管区P、电阻区R以及电熔丝区F中则分别设有浅沟槽隔离12。