[发明专利]一种高速LDPC码编码器及其编码方法

权利要求书

1.一种高速LDPC码编码器，包括一级编码电路、二级编码电路、暂存模块和控制模块， 一级编码电路和二级编码电路中含有反馈移位寄存器和异或门，一级编码电路根据校验矩阵 和信息位得到中间向量，暂存模块为寄存器组，其特征在于两路一级编码电路的输出端和两 路暂存模块中的寄存器输入端相连，暂存模块中的寄存器通过控制模块后其输出端和二级编 码电路的反馈移位寄存器输入端相连，二级编码电路根据中间向量和校验矩阵得到校验位；

该编码器的编码过程步骤如下：

1)第一个时钟周期，控制模块控制一级编码电路1开始工作，一级编码电路2和二级编 码电路等待，由知，此时相当于l＝1，经过一级编码电路 计算得到y_1，1，y_2，1……y_c，1，并将这c个比特分别存入暂存模块的c个反馈移位寄存器的第 0位；

2)第二个时钟周期，控制模块控制一级编码电路1停止工作，一级编码电路2开始工作， 一级编码电路2计算得到y_1，2，y_2，2，……y_c，2，分别存入暂存模块中各个反馈移位寄存器的第1 位；

3)第三个时钟周期，一级编码电路2停止工作，一级编码电路1中反馈移位寄存器向右 循环移位两次，运算得到y_1，3，y_2，3，……y_c，3，分别存入暂存模块中各个反馈移位寄存器的第2 位；

4)第四个时钟周期，一级编码电路1停止工作，一级编码电路2中反馈移位寄存器右移 两位，运算得到y_1，4，y_2，4，……y_c，4，分别存入暂存模块中各个反馈移位寄存器的第3位；

5)重复步骤2)、3)两个过程，第b-1个时钟周期，一级编码电路2停止工作，一级编 码电路1中反馈移位寄存器向右循环移位两次，计算得到y_1，b-1，y_2，b-1，……y_c，b-1，分别存入暂 存模块中各个反馈移位寄存器的第b-2位；

6)第b个时钟周期一级编码电路1停止工作，一级编码电路2中反馈移位寄存器右移两 位，得到y_1，b，y_2，b，……y_c，b，分别存入暂存模块中各个反馈移位寄存器的第b-1位；

7)前b个时钟后，暂存模块中c个反馈移位寄存器中存储的分别为y_1，1，y_1，2，……y_1，b， y_2，1，y_2，2，……y_2，b，....y_c，1，y_c，2，…，y_c，b；第b+1个时钟周期，一级编码电路1和一级编码电路 2的反馈移位寄存器中存入下一个信息序列的信息，并交替工作；暂存模块中存储的中间向 量的信息送到二级编码电路中的c个反馈移位寄存器中，二级编码电路开始工作，这个时钟 周期结束得到校验位p_1，1，p_2，1，……，p_c，1；

8)第b+2个时钟周期，二级编码电路的反馈移位寄存器右移一位，计算得到校验位 p_1，2，p_2，2，……，p_c，2；

9)重复步骤8，第2b个时钟周期得到校验位p_1，b，p_2，b，……，p_c，b；第一次编码结束；重复 上述过程，可完成整个编码过程。