[发明专利]一种高速LDPC码编码器及其编码方法

说明书

一．所属技术领域：

本发明涉及一种高速LDPC码编码器及其编码方法，属移动通信信道编码技术领域。

二．背景技术：

随着无线互联网多媒体通信的快速发展，无线通信系统对速度和可靠性的要求越来越 高。目前对于LDPC码的理论研究已经趋于成熟，无论是国际还是国内都把研究重点放在了编 译码器的实现上，研究的焦点为如何在现有器件条件下尽可能的增加编译码的效率。我国3G 建设正如火如荼，而对于4G的研究也早已展开，MIMO+OFDM+LDPC的第四代移动通信关键技 术向高校以及研究领域提出了严峻的考验。

LDPC码目前已经广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，而 基于LDPC码的编码方案已经被下一代卫星数字视频广播标准DVB-S2采纳。数字电视已成为 世界通信与信息技术迅猛发展的一个缩影，我国数字电视节目在许多省市已经开始试播，并 且计划在2015年终止模拟信号的播放。随着DVB-S2标准在数字视频和卫星通信中的广泛应 用，如何设计高效的发送和接收设备受到越来越多的重视。

目前，LDPC编码方法主要有传统编码算法、串行编码算法、并行编码算法。在传统编码 过程中，一般生成矩阵是必需的。尽管LDPC码的奇偶校验矩阵是非常稀疏的，但其生成矩阵 的稀疏性却无法保证，这样就可能会导致编码的运算和存储复杂性大大增加；而且如果通过 行列变换的方式将稀疏奇偶校验矩阵H转换为生成矩阵G，再根据G来进行编码，运算复杂 度为o(n²)，将不具有实用性。传统编码方式是:记m×n阶的校验矩阵H=[A|B]，其中子矩 阵A为m×k阶，子矩阵B为m×m阶，k+m=n。通过对子矩阵B进行LU分解，得到下三角 矩阵L和上三角矩阵U，然后利用前向迭代就可以方便地根据信息位求解得到校验位，完成 编码。LDPC编码方法的研究主要集中在如何直接利用稀疏的校验矩阵进行编码，以使其编码 复杂度随码长线性增长。未来的发展趋势就是要在保证LDPC码性能的基础上，综合考虑运算 复杂度和存储复杂度，设计复杂度低的编码方法。准循环LDPC码性能优异，而且其编码可以 采用移位寄存器实现，编码复杂度低，成为当前的一个研究热点。串行编码和并行编码算法 都是针对准循环码的，都是利用反馈移位寄存器实现编码。串行编码算法对消息位的处理是 串行的，完成一次编码需要(t-c)×b个时钟周期；并行编码算法对消息位的处理是并行的。 并行编码是将所有的(t-c)×b个消息位一起送进编码器，校验位则是一位一位的输出，完成 一次编码需要bc个时钟周期。但是这两种编码算法都是依赖于生成矩阵。《应用科技》杂志 2007.12期.作者为石雷,赵旦峰,薛睿等所写的论文“LDPC编码的FPGA实现”中公开的技术 即属于此列。

三．发明内容：

为克服现有技术的缺陷和不足,实现通信系统编码环节的高速处理以及编码器的硬件实 现，本发明提供了一种高速LDPC码编码器及其编码方法。

本发明的技术方案是采用以下方式来实现的。

一种高速LDPC码编码器，包括一级编码电路、二级编码电路、暂存模块和控制模块，一 级编码电路和二级编码电路中含有反馈移位寄存器和异或门，一级编码电路根据校验矩阵和 信息位得到中间向量，暂存模块为寄存器组，其特征在于两路一级编码电路的输出端和两路 暂存模块中的寄存器输入端相连，暂存模块中的寄存器通过控制模块后其输出端和二级编码 电路的反馈移位寄存器输入端相连，二级编码电路根据中间向量和校验矩阵得到校验位。

上述LDPC是英文Low Density Parity Check的缩略语简称，意为低密度奇偶校验，LDPC 码是一种先进的纠错编码技术。

上述一级编码电路中每一路都有c个输出端，其作用是产生中间向量y；每一个暂存模 块中都有c个b比特的寄存器，这c个寄存器的输入端分别与一级编码电路的c个输出端相 连；控制模块控制两个一级编码电路交替工作；二级编码电路的作用是通过中间向量得到校 验位。

上述编码器的编码过程步骤如下：

1、第一个时钟周期，控制模块控制一级编码电路1开始工作，一级编码电路2和二级编 码电路等待，由知，此时相当于l=1，经过一级编码电路 计算得到y_1，1,y_2，1，……y_c,1并将这c个比特分别存入暂存模块的c个反馈移位寄存器的第0 位；