[发明专利]一种混合数制加法器

说明书

技术领域

本发明涉及一种混合数制加法器，特别涉及到一种混合数制加法器的实现 方法和具体硬件的结构，可用于嵌入式处理器、控制器以及专用soc中的运算 器的设计和制造。

背景技术

混合数制运算应用非常广泛，例如：预付费的电子电表、电子水表、电子 医疗设备CT、电子血压计等众多电子产品中，都存在混合数制运算与转换的问 题，运算主要是二进制运算，传统的办法是通过软件完成，这种方式处理效率 低，而且不利于嵌入式应用系统的开发与维护。在处理器、控制器以及专用soc 迅猛发展的今天，面对嵌入式系统应用开发周期越来越短、可靠性要求越来越 高、处理速度要求越来越快的市场需求驱动下，集成混合数制运算功能于一个 单芯片已成为嵌入式处理器、嵌入式控制器以及专用soc产品提供商的不二选 择。可是，特殊功能运算器的设计一直是国外封锁的核心技术，公开发表的文 献中也鲜有明确、详尽的实现方法与结构的报道。

发明内容

本发明的技术解决问题：克服现有技术的不足，提供了一种混合数制加法 器，本发明的混合加法器单元结构面积小、运算功耗低，便于在芯片上实现， 可根据计算需要对加法器计算位数进行灵活扩展，能够实现二进制运算和BCD 码表示的十进制数运算。

本发明的技术解决方案：一种混合数制加法器，由n个四位混合加法器单 元构成，每个混合加法器单元包括输入数据选通器、操作数a数据锁存控制器、 操作数b数据锁存控制器、四位加法器、数制进位合成器、数值溢出判断器、 数制规格化器、混合数制四位运算结果选通器，四位操作数a和四位操作数b 分别接入输入数据选通器的数据输入端，输入数据选通器在数制控制信号和执 行周期计数控制信号的控制下对输入的四位操作数a和四位操作数b进行选 通，输入数据选通器的选通结果传输至操作数a数据锁存控制器的输入端和操 作数b数据锁存控制器的输入端，操作数a数据锁存控制器和操作数b数据锁 存控制器在数制控制信号和执行周期计数控制信号的控制下对选通的四位操作 数a和四位操作数b进行锁存，操作数a数据锁存控制器和操作数b数据锁存 控制器的锁存结果接入四位加法器的四位操作数输入端，其中操作数a数据锁 存控制器的锁存结果接入四位加法器的四位操作数输入a端，操作数b数据锁 存控制器的锁存结果接入四位加法器的四位操作数输入b端，四位加法器对锁 存的四位操作数a和四位操作数b进行四位二进制数加法运算，四位加法器的 四位运算结果分别接入数值溢出判断器、数制规格化器和混合数制四位运算结 果选通器的输入端，四位加法器的运算进位输出接入数制进位合成器的输入端， 数值溢出判断器根据四位加法器的四位运算结果进行数值溢出判断输出十进制 数BCD码溢出信号，十进制数BCD码溢出信号接入数制规格化器和数制进位 合成器，数制规格化器根据十进制数BCD码溢出信号将四位加法器的四位运 算结果通过十进制规格化操作转变成标准BCD码的数制规格化数，数制进位 合成器根据数制控制信号对四位加法器的运算进位和十进制数BCD码溢出信 号进行选通，数制进位合成器的输出作为本级混合加法器单元的进位输出接入 相邻高位混合加法器单元中四位加法器中的进位输入端，数制规格化器输出的 数制规格化数接入混合数制四位运算结果选通器和输入数据选通器的选择输入 端，混合数制四位运算结果选通器在数制控制信号和执行周期计数控制信号的 控制下对四位加法器的四位输出结果和数制规格化数进行选通输出本级混合加 法器单元的四位运算结果，其中n为自然数。