[发明专利]一种总剂量辐射加固工形栅版图结构

说明书

技术领域

本发明属于集成电路版图技术领域，尤其涉及一种总剂量辐射加固工形栅 版图结构。

背景技术

随着宇宙航天事业的发展，对半导体集成电路提出了更高更苛刻的要求。 由于硅栅CMOS电路具有速度快、功耗低等优点，集成电路的发展成为当今的 主流。然而实验证明未经辐射加固的电路，其抗辐射能力较低，一般只达到10～ 50Gy(Si)，这远不能满足航天及国防领域对电路抗辐射能力的要求，因而抗辐 照加固微电子技术的研制已成为一项重要的课题。

集成电路的电离辐射失效是由于电离辐射在SiO₂中产生辐射感生陷阱正 电荷和在Si/SiO₂界面产生辐射感生界面态，从而导致器件的阈值电压漂移、 迁移率下降、漏电增加等所致。对于采用等平面场氧隔离的硅栅CMOS集成 电路，辐射敏感区域主要可划分为栅氧化层区和场氧化层区。由于常规等平面 工艺制备的场隔离氧化层厚度一般比栅氧化层大10～20倍，而电离辐射损伤 与氧化层厚度的平方成正比，因此厚场氧化层在电离辐射后产生的场阈值电压 漂移将比栅氧化层区的阈值电压漂移大得多，电路的场隔离特性迅速失效。

由于电离辐射产生的阈值电压漂移是使P型晶体管的值电压升高，其隔离 特性不受影响。但对N型晶体管，电离辐射产生的阈值电压漂移将使场阈值电 压降低，其隔离特性在辐射后迅速失效。因此，本文主要分析N型晶体管的电 离辐射加固技术。图1是标准常规晶体管的纵向剖面图，在这个剖面图里，存 在一个多晶硅栅13，一个源区14，以及一个漏区16，多晶硅栅下的有源区的 衬底12和多晶硅栅15之间为栅氧化层19，栅氧化层19为薄氧。有源区外以 外的部分为场隔离氧化层18，场隔离氧化层18为厚氧。

由于电离辐射后P型晶体管的值电压升高，N型晶体管阈值电压降低。寄 生晶体管漏电主要体现为N型晶体管相关的漏电。其原理是：由于辐射总剂量 效应，在氧化层中积累了一定数量的正电荷，积累电荷的数量和氧化层厚度的 平方成正比，而用作电隔离的场氧厚度是栅氧厚度的几十倍，因此场氧中的电 荷会比栅氧中的电荷多得多，场氧中的这些正电荷在氧化层和P型衬底(或P 阱)之间形成电场，导致场氧层下的P型衬底(或P阱)趋于反型，当辐射的 剂量足够大时，场氧中累积的大量正电荷导致的电场将足以使上述区域反型， 当反型的区域与两个或两个以上的N⁺注入区相连时，将在这些N⁺区间形成漏 电通路，是一种寄生漏电通路。常规晶体管设计中存在两种主要的漏电通路。

一种是同一器件的多晶硅栅在有源区与场区交界处搭接而导致的边缘漏 电。在图1中，当辐射效应导致有源区附近的场氧18下的衬底(或阱)12反 型时，将在器件的源区14和漏区16之间形成寄生沟道112，相当于在本征晶 体管的两侧分别形成了一个并联的寄生晶体管111，这将严重影响器件的特性。 图2示出了典型的等平面场氧隔离工艺制备NMOS器件剖面图，栅氧和场氧间 由迅速增厚的“鸟嘴”过渡，由于辐射损伤正比于氧化层厚度的平方，导通偏 置下辐射感生电荷在场区边缘迅速增加，导致该区域硅表面比栅氧化层区提前 反型，场区边缘的大量反型电子为源漏N⁺区之间提供了一条通路，造成源漏寄 生漏电。由于栅电极在场区边缘顶部跨过，场区边缘的反型层电导仍受栅电压 控制，因此可以把场区边缘看成一个与本征MOSFET(栅氧化层区)并联的辐 射寄生管，实际MOS器件的源漏电流可表示为：

I_DS(实际)＝I_DS(本征)+I_DS(寄生)

另外一种是相邻的不同器件的N⁺区之间存在的漏电，如图4所示。当电离 辐射效应辐射电隔离的场氧48时，在氧化层中积累了一定数量的正电荷后， 衬底(或阱)42将反型，形成导电沟道412，如果寄生沟道412两端的电位不 同时，将在沟道中形成漏电流，两个器件间会形成漏电，这会导致电路的性能 下降甚至是彻底失效。这种漏电机制可能发生在两个N型晶体管的源(或漏) 区44之间，或者发生在N⁺阱413的接触区414和相邻的N型晶体管的源(或 漏)区44之间，如图4。