[发明专利]时钟信号发生电路

权利要求书

1.一种时钟信号发生电路，其包括：晶体振荡单元以及时钟整形单元；晶体振荡单元产生原始时钟信号，时钟整形单元对所述原始时钟信号整形后输出标准时钟信号，其特征在于：其还包括连接于晶体振荡单元和时钟整形单元的电流偏置单元，晶体振荡单元和时钟整形单元分别镜像电流偏置单元的偏置电流，并以所述镜像电流作为工作电流。

2.如权利要求1所述的时钟信号发生电路，其特征在于：前述时钟整形单元包括：电压平移单元、低通滤波单元、电压比较单元以及反相器单元；晶体振荡单元产生的原始时钟信号输出给电压平移单元，电压平移单元对原始时钟信号进行直流分量调整，并输出调整后的时钟信号给低通滤波单元，低通滤波单元对所述调整后的时钟信号进行低通滤波以得到所述调整后的时钟信号的直流分量，电压比较单元通过比较前述调整后的时钟信号和该时钟信号的直流分量输出方波时钟信号，反相器单元对前述方波时钟信号进行反相以得到标准方波时钟信号；其中电压平移单元、电压比较单元以及反相器单元分别镜像电流偏置单元的偏置电流，并以所述镜像电流作为工作电流。

3.如权利要求2所述的时钟信号发生电路，其特征在于：其还包括连接于时钟整形单元的反相器单元输出端的时钟驱动单元，该时钟驱动单元包括若干相互串联的反相器，对前述反相器单元输出的时钟信号进行驱动。

4.如权利要求2所述的时钟信号发生电路，其特征在于：前述电流偏置单元包括PMOS晶体管和NMOS晶体管，连接于电流偏置单元中PMOS晶体管栅极的节点作为第一输出端，连接于NMOS晶体管栅极的节点作为第二输出端。

5.如权利要求4所述的时钟信号发生电路，其特征在于：前述晶体振荡器单元包括第一NMOS晶体管，第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第一PMOS晶体管、第二PMOS晶体管；第一NMOS晶体管的漏极接地，栅极连接于振荡信号发生单元的第一输出端，源极连接于晶体振荡器单元的输出节点，第二NMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管的栅极均连接于电压信号VDD，第二NMOS晶体管的漏极连接于第三NMOS晶体管的源极，第三NMOS晶体管的漏极连接于第四NMOS晶体管的源极，第二NMOS晶体管的源极连接于振荡信号发生单元的第一输出端，第四NMOS晶体管的漏极连接于前述输出节点；第一PMOS晶体管的栅极连接于振荡信号发生单元的第一输出端，源极连接于晶体振荡器的输出节点，漏极和衬底连接于第二PMOS晶体管的源极，第二PMOS晶体管栅极连接于电流偏置单元的第一输出端，漏极连接于电压信号VDD。

6.如权利要求5所述的时钟信号发生电路，其特征在于：前述电压平移单元包括第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管的栅极连接于前述晶体振荡器单元的输出端，源极接地，漏极连接于电压平移单元的输出节点，第四PMOS晶体管的栅极连接于电流偏置单元的第一输出端，漏极连接于电压信号VDD，源极连接于电压平移电路的输出端。

7.如权利要求6所述的时钟信号发生电路，其特征在于：前述低通滤波单元包括第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管以及第八NMOS晶体管；第五NMOS晶体管、第六NMOS晶体管及第七NMOS晶体管的栅极接地，第五NMOS晶体管的漏极连接于第六NMOS晶体管的源极，第六NMOS晶体管的漏极连接于第七NMOS晶体管的源极，第五NMOS晶体管的漏极连接于前述电压平移单元的输出端，第七NMOS晶体管的漏极连接于低通滤波单元的输出节点；第八NMOS晶体管的栅极连接于该低通滤波单元的输出节点，源极和漏极接地。

8.如权利要求7所述的时钟信号发生电路，其特征在于：前述电压比较单元包括第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管、第五PMOS晶体管以及第六PMOS晶体管；第九NMOS晶体管的栅极连接于前述电流偏置单元的第二输出端，源极接地，漏极连接于电压比较单元的第一节点E；第十NMOS晶体管的栅极连接于低通滤波单元的输出端，漏极连接于电压比较单元的第一节点E，源极连接于第五PMOS晶体管的源极，第十一NMOS晶体管的栅极连接于前述电压平移单元的输出端，漏极连接于电压比较单元的第一节点E，源极连接于第六PMOS晶体管的源极，第五PMOS晶体管和第六PMOS晶体管的栅极相连，漏极连接于电压信号VDD。