[发明专利]时钟信号发生电路

说明书

【技术领域】

本发明是关于电子电路领域，特别是关于一种改进功耗的时钟信号发生电路。

【背景技术】

在微电子领域，特别是各种电子芯片中，经常需要用到幅值为0和1的方波波形的标准时钟信号作为其他电路的控制信号。为提供这种标准时钟信号，通常需要设计时钟信号产生电路。如图1所示，其显示目前常用的CMOS芯片的时钟产生电路，其包括由外接晶体U3、负载电容CL1、CL2以及内部晶体振荡器组成的晶体振荡单元和时钟整形电路组成。

外接晶体U3和两个负载电容CL1、CL2相互串联，其中两个电容CL1、CL2的相互连接的一端接地。外接晶体U3的两端分别作为两个输出端PADA和PADB。内部晶体振荡器电路包括一个电路R和一个与电阻R并联的反相放大器A1。时钟整形电路包括一个反相器A2。外接振荡电路的两个输出端PADA和PADB分别连接于内部晶体振荡器电路的反相放大器A1的两端。

晶体振荡单元产生原始时钟信号X，该原始时钟信号X经过时钟整形电路的反相器A2整形之后输出标准的方波波形的时钟信号。

但是现有的这种时钟信号产生电路，由于晶体振荡单元输出的原始时钟信号直接经由时钟整形电路的反相器进行整形，晶体振荡单元及时钟整形电路的电流无法控制，整个时钟信号产生电路的功耗比较大，对于整个芯片而言也会增加芯片的功耗。

因此，为降低现有CMOS芯片中时钟信号产生电路的功耗，需要开发一种新的时钟信号产生电路。

【发明内容】

本发明的目的在于提供一种功耗较低的时钟信号产生电路。

为达成前述目的，本发明一种时钟信号发生电路，其包括：晶体振荡单元以及时钟整形单元；晶体振荡单元产生原始时钟信号，时钟整形单元对所述原始时钟信号整形后输出标准时钟信号，其还包括连接于晶体振荡单元和时钟整形单元的电流偏置单元，晶体振荡单元和时钟整形单元镜像电流偏置单元的偏置电流，并以该镜像电流作为工作电流，则控制电流偏置单元电流即可控制和调节晶体振荡单元及时钟整形单元的电流。

进一步地，前述时钟整形单元包括：电压平移单元、低通滤波单元、电压比较单元以及反相器单元；晶体振荡单元产生的原始时钟信号输出给电压平移单元，电压平移单元对原始时钟信号的电压值进行调整，并输出调整后的时钟信号给给低通滤波单元，低通滤波单元滤出调整后的时钟信号的直流分量，电压比较单元通过比较前述调整后的时钟信号和该时钟信号的直流分量输出方波时钟信号，反相器单元对前述方波信号进一步整形，形成上升下降沿陡峭的标准方波时钟信号；其中电压平移单元、电压比较单元以及反相器单元镜像电流偏置单元的偏置电流，并以该镜像电流作为工作电流。

进一步地，所述的时钟信号发生电路还包括连接于时钟整形单元的反相器单元输出端的时钟驱动单元，该时钟驱动单元包括若干相互串联的反相器，对前述反相器单元输出的时钟信号进行驱动，以提高时钟信号的电压值。

进一步地，前述电流偏置单元包括PMOS晶体管和NMOS晶体管，连接于电流偏置单元中PMOS晶体管栅极的节点作为第一输出端，连接于NMOS晶体管栅极的节点作为第二输出端。

进一步地，前述晶体振荡器单元包括第一NMOS晶体管，第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第一PMOS晶体管、第二PMOS晶体管；第一NMOS晶体管的漏极接地，栅极连接于振荡信号发生单元的第一输出端，源极连接于晶体振荡器单元的输出节点，第二NMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管的栅极均连接于电压信号VDD，第二NMOS晶体管的漏极连接于第三NMOS晶体管的源极，第三NMOS晶体管的漏极连接于第四NMOS晶体管的源极，第二NMOS晶体管的源极连接于振荡信号发生单元的第一输出端，第四NMOS晶体管的漏极连接于前述输出节点；第一PMOS晶体管的栅极连接于振荡信号发生单元的第一输出端，源极连接于晶体振荡器的输出节点，漏极和衬底连接于第二PMOS晶体管的源极，第二PMOS晶体管栅极连接于电流偏置单元的第一输出端，漏极连接于电压信号VDD。

进一步地，前述电压平移单元包括第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管的栅极连接于前述晶体振荡器单元的输出端，源极接地，漏极连接于电压平移单元的输出节点，第四PMOS晶体管的栅极连接于电流偏置单元的第一输出端，漏极连接于电压信号VDD，源极连接于电压平移电路的输出端。