[发明专利]一种制作CMOSFETs器件结构的方法

权利要求书

1.一种制作利用带电导电层控制阈值电压特性的CMOSFETs器件的方法，其特征在于，该方法是在多层高k栅介质层内部沉积数层带电导电层，该数层带电导电层之间会在高K介质内部形成电压降分布，利用该电压降分布来调节CMOSFETs器件的阈值电压。

2.根据权利要求1所述的制作利用带电导电层控制阈值电压特性的CMOSFETs器件的方法，其特征在于，该方法包括：

步骤1：在已做好前期工艺处理的半导体衬底(101)上生长第一绝缘界面层(102)，半导体衬底(101)被分为左右对称的第一区域和第二区域两个部分；

步骤2：在第一绝缘界面层(102)上沉积第一绝缘介质层(103)；

步骤3：在第一绝缘介质层(103)上沉积一层第一导电层(104)，并使第一导电层(104)带电；

步骤4：在第一导电层(104)上沉积第二绝缘介质层(105)；

步骤5：在第二绝缘介质层(105)上淀积第二导电层(106)，并使得第二导电层(106)带有与第一导电层(104)电性相异的电荷；

步骤6：在第二导电层(106)上沉积第三绝缘介质层(107)；

步骤7：去除半导体衬底(101)第二区域上的第一绝缘介质层(103)、第一导电层(104)、第二绝缘介质层(105)、第二导电层(106)和第三绝缘介质层(107)，得到第一半导体衬底外延片(1)；

步骤8：在第一半导体衬底外延片1上沉积第四绝缘介质层(203)；

步骤9：在第四绝缘介质层(203)上沉积第三导电层(204)，并使第三导电层(204)带电；

步骤10：在第三导电层(204)上沉积第五绝缘介质层(205)；

步骤11：在第五绝缘介质层(205)上淀积第四导电层(206)，并使得第四导电层(206)带有与第三导电层(204)相异的电荷；

步骤12：在第四导电层(206)上沉积第六绝缘介质层(207)，得到第二半导体衬底外延片(2)；

步骤13：对第二半导体衬底外延片(2)进行化学机械研磨抛光，去除半导体衬底(101)第一区域上的第四绝缘介质层(203)、第三导电层(204)、第五绝缘介质层(205)、第四导电层(206)和第六绝缘介质层(207)，得到第三半导体衬底外延片(3)，并在第三半导体衬底外延片(3)上淀积金属栅电极层(301)；

步骤14：在金属栅电极层(301)上进行CMOS后续工艺，完成CMOSFETs器件的制成。

3.根据权利要求2所述的制作利用带电导电层控制阈值电压特性的CMOSFETs器件的方法，其特征在于，所述半导体衬底(101)为Si衬底、Ge衬底或GaAs衬底。

4.根据权利要求2所述的制作利用带电导电层控制阈值电压特性的CMOSFETs器件的方法，其特征在于，所述第一绝缘界面层(102)包括SiO₂和SiON。

5.根据权利要求2所述的制作利用带电导电层控制阈值电压特性的CMOSFETs器件的方法，其特征在于，所述第一绝缘介质层(103)、第二绝缘介质层(105)、第三绝缘介质层(107)、第四绝缘介质层(203)、第五绝缘介质层(205)和第六绝缘介质层(207)均为高k介质层，引入的高k栅介质层为三层或者更多层结构，而且在第一层高k栅介质层上沉积带电导电层，通过带电导电层的引入，可在带电导电层之间形成电压降，通过电压降的极性及大小调节可以有效地控制器件的阈值电压。