[发明专利]一种芯片上电过程信号计数延迟的方法和电路

说明书

技术领域

本发明属于芯片的可靠性领域，具体涉及芯片在非正常方式上下电时的可靠性。

背景技术

随着信息化的发展，电子产品在人们的日常生活中占据越来越重要的角色。这些电子产品的可靠性成了人们非常关心的问题，可靠性综合反映了一个产品的耐久性、无故障性、有效性和使用经济性等特点，是产品的一项重要的质量指标。芯片作为个人随身携带的电子产品中的重要部件，不知不觉中，已越来越多应用在人们生活中的方方面面。芯片的广泛应用使得其可靠性被人们极大的关注。

在芯片的应用中，存在一些恶劣的应用环境或不规范的操作，出现一些非正常上下电情况。如果芯片的可靠性设计的不够好，非正常上下电会造成破坏性的影响。

以往芯片应对非正常上下电操作时内部信号可靠延迟的设计方案是：对上电过程中某些关键信号用简单的计数器进行数字延迟，当延迟之后的信号有效时内部电源电压已经稳定，然后整个芯片开始运行，通过这种方式保证芯片上电后运行的稳定性。上述方案中简单的计数器延迟在非正常上下电时存在一定问题，如下描述：在芯片非正常上电时，上电结束的时候内部标准单元的电压还没有达到正常的工作电压值，但此时计数器已经开始工作，非正常的工作电压会使计数器工作出现异常，致使计数器未记满所有计数值而很快到达计数终点，从而导致芯片开始工作时内部电压还没有到正常工作电压值，过低的电压使CPU的执行出现混乱而对芯片造成破坏性影响。

随着半导体工艺向深纳米方向的发展，如何保证芯片在非正常上下电时芯片的可靠性变得日益突出。本发明通过改进计数器以及计数器计数的判定方式极大的提高了芯片上电时计数器的计数可靠性，使芯片在非正常上下电时内部数据的安全得到保障。

发明内容

本发明的目的在于提供一种芯片非正常上电时内部上电过程关键信号延迟所用数字计数器的改进方法，提高芯片在非正常上下电时卡内数据的安全性。同时，本发明还能够在计数器计数完成后通过关闭计数器寄存器的时钟信号降低电路的功耗。

为了实现上述发明的目的，本发明所提供的技术方案详细描述如下：

一种芯片上电过程信号计数延迟的电路，其电路包括改进计数方式的计数器电路、计数标记电路、标记处理电路、时钟门控电路。整个电路的工作原理是通过芯片非正常上电时延迟计数器经过所有设置的计数中间值，从而能够保证计数延迟时间足够长，避免了在非正常上电工作时，计数器计数结果的不准确而导致的计数时间大大低于预期的情况。

上述所说包括各种应用领域的芯片。

上述所说的上电关键信号延迟计数器，其具体的电路形式可以是任何形式的计数器，普通的加1器或者是本发明中提及的改进方式的计数器。改进方式的计数器是通过简化计数器电路中的组合逻辑复杂度，保证了低压条件下计数器在芯片外部时钟下能够正常计数，包括有两种形式：线性反馈移位寄存器(LFSR)和异步计数器。

上述所说的计数标记电路由两部分组成，比较器电路和标记寄存器。其中比较器电路是产生标记寄存器置位的条件，如果计数器计到过预先设置的一个计数轨迹数值则产生此标记寄存器的计数条件。标记寄存器电路的作用是标明计数器计过所有设置的计数中间值。

上述所说的标记处理电路是逻辑电路，其输入是所有标记寄存器的输出，输出是延迟后的信号。

上述所说的时钟门控电路的作用是在计数器计数延迟完成后关闭电路中所有寄存器的时钟以节省功耗，门控类型可以是两种。一种是与门时钟门控电路，目的是让计数器寄存器和标记寄存器的时钟信号停在低电平；另一种是或门时钟门控电路，目的是让计数器寄存器和标记寄存器的时钟信号停在高电平。

一种芯片上电过程信号计数延迟的方法，利用本方法中的电路能够显著提高芯片在非正常上下电时卡内数据的安全性，极大的增强了芯片的可靠性，保证了芯片在各种恶劣条件下的应用安全。

附图说明

图1总体电路结构图

图2线性反馈移位寄存器电路原理简图

图3异步计数器原理简图

图4计数标记电路图

具体实施方式

以下结合说明书附图对本发明的具体实施方式作进一步的说明。

图1是本发明的总体结构图。整个电路的具体工作流程是，当输入信号无效之后计数器开始计数，在计数器工作过程中，如果计数器数值记到所设置的计数标记中间值的一个时计数标记电路自动设置相对应的标记位，当所有的标记位都被置为有效之后标记处理电路自动产生最终延迟之后的信号，延迟后的信号送给卡内后续控制电路，同时这个延迟后的信号也送到时钟门控电路用来关断计数器寄存器的时钟和标记寄存器的时钟。