[发明专利]一种降低金属氧化物半导体管栅极寄生电阻的方法

说明书

技术领域

本发明涉及半导体设计领域，尤其涉及一种降低MOS(Metal OxideSemiconductor金属氧化物半导体)管栅极寄生电阻的方法。

背景技术

DMOS(Double-diffused Metal Oxide Semiconductor，双扩散金属氧化物半导体)技术是目前在半导体制造工艺中广泛应用的Power MOSFET(MetalOxide Semiconductor Field-Effect Transistor，金属氧化层半导体场效晶体管)芯片制造技术；IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)技术是一种基于DMOS技术的高压大电流Power Device芯片制造技术。该两种技术得到了越来越广泛的应用。

一般情况下，DMOS与IGBT基于MOS管设计，MOS管包括两种结构类型：一种为如图1A所示的沟槽型，该种类型的MOS管包括栅极多晶硅层11、介质层12、栅极引线孔13、栅极金属层14，其中栅极金属层14与栅极多晶硅层11的接触电阻可通过如图1A中的等效电阻15示意；另一种为如图1B所示的平面型，该种类型的MOS管包括栅极多晶硅层11’、介质层12’、栅极引线孔13’、栅极金属层14’，其中栅极金属层14’与栅极多晶硅层11’的接触电阻可通过如图1A中的等效电阻15’示意。

在设置源区层次光刻版时，在MOS管的源区设置有如图3A所示的光刻窗口(图中用斜纹填充的区域即为源区的光刻窗口)，在栅极引线孔区11不设置光刻窗口。MOS管的栅极寄生电阻是影响MOS管开关速度的重要因素，而栅极寄生电阻主要部分为栅极金属层与栅极多晶硅层的接触电阻，该接触电阻与栅极引线孔区的多晶硅表面杂质浓度有关，多晶硅表面杂质浓度越高接触电阻越小，反之接触电阻越大。

栅极引线孔区的多晶硅表面杂质浓度与多晶硅掺杂浓度有关，由于现有的多晶硅掺杂浓度受其他因素的影响，杂质浓度相对来说还是比较低，从而使得栅极引线孔区的多晶硅表面的杂质浓度较低，从而导致栅极金属层与栅极多晶硅层的接触电阻较大，从而使得栅极寄生电阻较大，继而使得MOS管开关速度相对较低。

发明内容

本发明实施例提供一种降低金属氧化物半导体管栅极寄生电阻的方法，以提高MOS管的开关速度。

一种降低金属氧化物半导体管栅极寄生电阻的方法，包括

在金属氧化物半导体MOS管的源区层形成光刻版，所述光刻版设置有栅极引线孔区与源区对应的光刻窗口；

对所述光刻版进行光刻处理并得到栅极引线孔区与源区对应的光刻区域；

对所述栅极引线孔区与源区的光刻区域进行杂质注入处理；

对所述MOS管进行介质层淀积处理，形成介质层；

对所述介质层进行引线孔光刻处理，形成栅极引线孔；

在所述形成有所述栅极引线孔的MOS管中生成栅极金属层。

本发明实施例中，在金属氧化物半导体MOS管的源区层形成设置有栅极引线孔区与源区对应的光刻窗口的光刻版，并且在对栅极引线孔区进行光刻之后进行杂质注入处理，从而提高了栅极引线孔区所在栅极多晶硅层表面的杂质浓度；因此，在MOS管形成栅极金属层时，与栅极金属层接触的栅极多晶硅层表面的杂质浓度较高，从而降低了栅极金属层与栅极多晶硅层之间的接触电阻，继而降低了MOS管的栅极寄生电阻，提高了MOS管的开关速度。

附图说明

图1A、1B分别为现有技术中沟槽型的MOS管与平面型MOS管的结构示意图；

图2为本发明实施例中降低金属氧化物半导体管栅极寄生电阻的方法流程图；

图3A为现有技术中设置MOS管的栅极引线孔区与源区的源区层次光刻版示意图；

图3B为本发明实施例中设置MOS管的栅极引线孔区与源区的源区层光刻版示意图；

图4A、4B、4C、4D分别为本发明实施例中降低金属氧化物半导体管栅极寄生电阻的过程中沟槽型MOS管的结构示意图；

图5为本发明实施例中的平面型MOS管的结构示意图。

具体实施方式

下面结合说明书附图对本发明实施例进行详细的描述。

参见图2，为本发明实施例中降低金属氧化物半导体管栅极寄生电阻的方法流程图，该方法包括以下步骤：

步骤201、在MOS管的源区层形成光刻版，该光刻版上设置有栅极引线孔区21与源区22对应的光刻窗口，如图3B所示(图中采用斜纹填充的区域部分为光刻窗口)。