[发明专利]铝互连线结构和形成铝互连线结构的方法

说明书

技术领域

本发明涉及集成电路制造方法，尤其涉及一种铝互连线结构和形成铝互连线结构的方法。

背景技术

在集成电路(integrated circuit，IC)制造中，集成电路芯片内部采用金属薄膜引线来传导电流，这种传导电流的金属薄膜引线称作互连线。铝在20℃时具有2.65μΩ-cm的低电阻率，但比金、银的电阻率稍高；然而银容易腐蚀，在硅和二氧化硅中有高的扩散率，阻止银用于集成电路制造；金和银比铝昂贵，而且在氧化膜上的附着性不好；铝很容易和氧化硅反应，加热形成氧化铝，这促进了氧化硅和铝之间的附着，而且铝能够轻易沉积在硅片上。基于以上的原因在集成电路器件的制造中，通常用铝作为各个器件之间的互连线。

图1至图2为现有技术形成铝互连线结构方法的流程的剖面结构示意图，现有技术的形成铝互连线结构的方法为：参考图1，提供衬底110；在衬底110上沉积形成下层阻挡层120，其为钛层、氮化钛层或者钛层和氮化钛层的复合结构；在下层阻挡层120上沉积形成铝层130；在铝层130上沉积形成上层阻挡层140，该上层阻挡层140也为钛层、氮化钛层或者钛层和氮化钛层的复合结构。参考图2，形成铝互连线131：在所述上层阻挡层140上进行光刻，在上层阻挡层140上形成图案(图中未示)，之后进行刻蚀工艺，去除多余的下层阻挡层120、铝层130和上层阻挡层140，形成铝互连线131。

以上所述的现有技术形成铝互连线131的方法，在进行刻蚀时，利用干法刻蚀工艺，主要用氯气(CL₂)和氯化硼(BCL₃)作为主要反应气体，而CL₂和BCL₃对氮化钛、钛和铝的刻蚀速率不相同，对铝的刻蚀速率比对氮化钛和钛的刻蚀速率大的多，因此在从上层阻挡层140向铝层130刻蚀过渡以及从铝层130向下层阻挡层120刻蚀过渡的时候，对铝层130的侧向刻蚀速率比对上层阻挡层140和下层阻挡层120的侧向刻蚀速率大得多，这就造成上层阻挡层140和下层阻挡层120的线宽比铝互连线131的线宽大，如图2所示，从而使下层阻挡层120、铝互连线131和上层阻挡层140的剖面呈I形结构。

由于以上所述现有技术形成的铝互连线131与下层阻挡层120和上层阻挡层140的剖面呈I形结构，因此在后续的工艺，进行氧化硅介质层的填充时，就会影响氧化硅介质层填充的效果，在氧化硅介质层和铝互连线之间的空间容易形成空洞和缝隙，导致电阻偏高，进而影响产品性能；随着集成电路的发展，集成电路的集成度越来越高，随之，铝互连线的线宽也越变越窄，以上所述的现有技术的缺点更为突出，对产品的性能影响更大。

现有技术在改善以上所述的缺点时，通过提高反应腔的偏置功率(bias power)来增加对侧壁的保护，或者通过降低反应压力来减小侧向刻蚀；但是，在线宽在0.18μm以下时，光刻胶的厚度也相对变薄，提高反应腔的偏置功率或者降低反应压力时，进行刻蚀工艺时对光刻胶的刻蚀速率会相应的提高，从而等离子体可能对光刻胶下面的抗反射层造成损伤，当抗反射层受到损坏以后，就可能损伤抗反射层下的阻挡层，使电阻发生变化，从而影响产品的性能。

国内外的许多专利文献记载了铝互连线的形成方法，例如，美国专利US7259096B2，申请号为200710043272.X的中国专利，然而，这些专利文献中记载的铝互连线的形成方法，均没有解决以上所述的现有技术的缺点。

发明内容

本发明要解决的技术问题是现有技术形成的铝互连线的线宽比阻挡层的线宽小，造成在后续的介质层填充时，容易形成空洞和缝隙，导致电阻偏高的问题。

为解决以上技术问题，本发明提供一种形成铝互连线结构的方法，本方法包括：

提供衬底；

在所述衬底上依次形成下层阻挡层、铝层和上层阻挡层；

过刻蚀所述上层阻挡层，暴露出部分铝层；

在所述暴露出的铝层侧壁形成钝化层；

继续刻蚀所述铝层并刻蚀下层阻挡层，形成铝互连线结构。

优选的，在所述暴露出的铝层侧壁形成钝化层包括：利用含氟有机气体对所述暴露出的铝层侧壁进行预处理，在所述暴露出的铝层侧壁形成氟化铝钝化层。

优选的，所述含氟有机气体选自四氟甲烷、三氟甲烷、二氟甲烷以及一氟甲烷的其中之一或者其结合。

优选的，所述下层阻挡层为钛层、氮化钛层或者钛层和氮化钛层的复合结构。

优选的，所述上层阻挡层为钛层、氮化钛层或者钛层和氮化钛层的复合结构。