[发明专利]半导体集成电路

说明书

相关申请的交叉参考

本发明包含于2008年11月28日向日本专利局提交的日本专 利申请JP 2008-305039的主题，其全部内容结合于此作为参考。

技术领域

本发明涉及具有连接到被保护的元件或电路(被保护电路)以 消除输入噪声的保护元件的半导体集成电路。

背景技术

一些半导体集成电路具有保护元件，其适于执行静电放电 (ESD)以防止内电路遭受从外部端子进入电路的静电。

在连接至内电路的两条配线之间连接ESD保护元件。例如， 这两条配线中的一条是电源电压VDD的供给线(下文称作VDD线) 或参考电压VSS(例如，GND电压)的供给线(下文称作VSS线)。 这两条配线中的另一条是信号线。另一方面，在VDD和VSS线之 间可以连接电源线放电元件(一种ESD保护元件)，以通过使VDD 线的电荷向VSS线放电而确保可靠的ESD保护。

闸晶管可以用作ESD保护元件(例如，参考Chih-Yao Huang 等，“用于串行I/O IC的ESD保护和闩锁预防的最优化设计”， Microelectronics Reliability 44(2004)213-221)。

一些ESD保护元件具有单个或多个连接在两条配线之间以面 向相同方向的二极管。这种保护元件将在下文被称作“单向二极管 保护元件”。

例如，如果单向二极管保护元件连接在在VDD线和信号线之 间，其连接方向为当信号线外加的电压高于VDD线电压时而导通。 另一方面，如果单向二极管保护元件连接在VSS线和信号线之间， 其连接方向为以信号线的外加电压低于VSS线电压时而导通。

一些ESD保护元件使用在两条配线之间设置的GGMOS(栅极 接地的MOSFET)(例如，参考日本专利第3327060号)。GGMOS 与构成内电路的MOSFET同时形成。

GGMOS保护元件是栅极和源极短路的所谓二极管连接型晶体 管。因此，这种保护元件不得不以与二极管同样的合适取向而被连 接。GGMOS保护元件以与上述的单向二极管保护元件相同的取向 在两条配线间被连接。

发明内容

闸晶管在导通时阻抗低，使它适于通过大电流。然而，它具有 高触发电压，使得难以调节触发电压。结果，在低耐压的内电路中 使用闸晶管可能在闸晶管导通前损坏内电路。

例如，GGMOS和单向二极管保护元件不适用于其信号电位由 于信号DC电平的显著的波动而可能超过VDD电位或低于VSS电 位的信号线。原因是当提供超过VDD电位或低于VSS电位的电位 时，这些保护元件将输入电位限制(clip)在VDD或VSS水平。这导 致具有这种波形的信号失真。

此外，GGMOS保护元件可能由于它的寄生电容大而不能追踪 高频信号输入，从而导致信号衰减。

本发明实施例的目标是提供具有保护元件的半导体集成电路， 其中，保护元件具有能防止或抑制信号波失真的小的寄生电容。

根据本发明第一模式的半导体集成电路包括被保护电路和保 护元件。保护元件与被保护电路在同一半导体衬底上形成以保护被 保护电路。

保护元件包括两个二极管。这两个二极管的阳极连接在一起以 形成浮动节点。这两个二极管的阴极连接到被保护电路。这两个二 极管在半导体衬底的阱中阱(well-in-well)结构中形成。

阱中阱结构包括形成浮栅的P型阱、N型阱和第一N型区域。 N型阱通过衬底深部侧环绕P型阱的除了在衬底前侧(front side， 正面)之外的表面，这样形成其中一个二极管的阴极。第一N型区 域在P型阱中形成，形成另一个二极管的阴极。

根据本发明第二模式的半导体集成电路包括信号输入端子和 至少一个保护元件。输入信号加到信号输入端子。保护元件连接在 电源电压和参考电压的电压供给端子中的至少一个和输入端子之 间。半导体集成电路还包括经由耦合电容连接到输入端子的被保护 电路。

被保护电路和保护元件形成在同一半导体衬底上。

保护元件包括两个二极管。这两个二极管的阳极连接在一起以 形成浮动节点。这两个二极管的阴极连接到被保护电路。

这两个二极管在半导体衬底的阱中阱结构中形成。