[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明一般涉及半导体元件，且更具体地涉及具有槽(trench)的半导体元件。

背景技术

金属氧化物半导体场效应晶体管(“MOSFET”)是一种常见的功率开关器件。MOSFET器件包括源区、漏区、在源区和漏区之间延伸的沟道区，以及邻近沟道区设置的栅结构。栅结构包括邻近沟道区设置并靠薄的电介质层与沟道区分隔开的导电栅电极层。当向栅结构施加足够强度的电压以将MOSFET器件置于开态时，在源区和漏区之间形成导电沟道区，从而允许电流流过该器件。当向栅施加的电压不足以引起沟道形成时，不流通电流，并且MOSFET器件处于关态。本领域技术人员应认识到，MOSFET可以是P沟道场效应晶体管、N沟道场效应晶体管、耗尽型器件等。

为了通过制成较小几何形状的半导体器件来降低成本，以及为了提高性能，半导体元件制造商已研发了在槽中制造场效应晶体管的栅结构、隔离区及进入硅中的深接触(deep contact)的技术。槽制成为光刻设备的最小容许几何形状(minimum capable geometry)，以最小化空间，并最小化填充和回蚀(etchback)槽开口所需的材料的量。因为槽处于其最小特征尺寸，所以难以对其制作接触。通常，使用掩模步骤来制作接触，该掩模步骤将槽-填充材料留作接触开口槽阻止垫(contact opening trench stop pad)。这种方式的缺点包括增加了半导体元件的成本、增加了制成半导体元件的芯片(chip)或裸片(die)的尺寸，并且对于较宽的槽几何形状，因为增加了留下的材料的量而导致半导体芯片的表面形态(topography)增加。

因此，拥有一种具有接触着落垫(contact landing pad)的半导体元件以及一种用于制造适合于小几何形状的半导体器件的接触着落垫的方法是有利的。对于半导体元件，更为有利的是可符合成本效益地制造。

附图说明

结合附图，阅读下面详细的说明，将更好地理解本发明，附图中同样的参考符号指示同样的构件，其中：

图1是根据本发明的实施方式的半导体元件在早期的制造阶段的剖视图；

图2是图1的半导体元件在较后的制造阶段的剖视图；

图3是图2的半导体元件在较后的制造阶段的剖视图；

图4是图3的半导体元件在较后的制造阶段的剖视图；

图5是图4的半导体元件在较后的制造阶段的剖视图；

图6是图5的半导体元件在较后的制造阶段的剖视图；

图7是图6的半导体元件在较后的制造阶段的剖视图；

图8是图7的半导体元件在较后的制造阶段的剖视图；

图9是图8的半导体元件在较后的制造阶段的剖视图；

图10是图9的半导体元件在较后的制造阶段的剖视图；

图11是图10的半导体元件在较后的制造阶段的剖视图；

图12是图11的半导体元件在较后的制造阶段的剖视图；

图13是根据本发明的另一个实施方式的半导体元件在制造期间的剖视图；

图14是图13的半导体元件在较后的制造阶段的剖视图；

图15是图14的半导体元件在较后的制造阶段的剖视图；以及

图16是图15的半导体元件在较后的制造阶段的剖视图。

具体实施方式

一般地，本发明提供了一种半导体元件，该半导体元件包括用于形成电互连的着落垫。根据一实施方式，通过提供优选包括外延层的半导体材料来制造半导体元件，而外延层具有在衬底上形成的体区(body region)。一个或更多的槽形成在半导体材料中。至少一个着落垫形成在半导体材料的邻近一个或更多的槽的部分之上，以及形成在一个或更多的槽之上。根据一个实施方式，多晶硅填充槽，其中，多晶硅的一部分充当着落垫，而多晶硅的一部分处于槽内。因此，着落垫的材料以及槽填充材料可形成单一结构。

根据另一个实施方式，半导体元件包括具有主表面和该主表面上的电介质材料层的半导体材料。槽延伸到半导体材料中，而导电材料处于槽中。着落垫处在电介质材料层的一部分和槽中的导电材料之上。