[发明专利]半导体元件及其制作方法无效
| 申请号： | 200910246781.1 | 申请日： | 2009-12-01 |
| 公开（公告）号： | CN102082123A | 公开（公告）日： | 2011-06-01 |
| 发明（设计）人： | 杨基正 | 申请（专利权）人： | 新加坡商通益科技股份有限公司台湾分公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/336;H01L27/02;H01L29/78;H01L29/36 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邱军 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 元件 及其 制作方法 | ||
1.一种半导体元件的制作方法，包括：
提供绝缘层上覆硅基底，该绝缘层上覆硅基底包括绝缘层以及位于该绝缘层上的硅层，其中该硅层具有第一导电型；
在该硅层中形成隔离结构，以定义出有源区；
在该有源区的该硅层上形成栅极结构；
在第一方向上在该栅极结构两侧的该硅层中形成具有第二导电型的源极/漏极区；以及
在第二方向上于该栅极结构的一侧的该硅层中形成具有该第一导电型的掺杂区。
2.如权利要求1所述的半导体元件的制作方法，其中该源极/漏极区的形成方法包括以该栅极结构为掩模进行离子注入工艺。
3.如权利要求1所述的半导体元件的制作方法，其中该掺杂区的形成方法包括离子注入工艺。
4.如权利要求1所述的半导体元件的制作方法，其中该隔离结构包括浅沟槽隔离结构。
5.如权利要求1所述的半导体元件的制作方法，其中该第一导电型为P型，且该第二导电型为N型。
6.如权利要求1所述的半导体元件的制作方法，其中该第一导电型为N型，且该第二导电型为P型。
7.如权利要求1所述的半导体元件的制作方法，其中在形成该掺杂区之后，还包括：
在该绝缘层上覆硅基底上形成一介电层；以及
在该介电层中形成与该掺杂区电性连接的一接触窗。
8.一种半导体元件，包括：
绝缘层上覆硅基底，包括绝缘层以及位于该绝缘层上的硅层，其中该硅层具有第一导电型；
隔离结构，配置于该硅层中，以定义出有源区；
栅极结构，配置于该有源区的该硅层上；
源极/漏极区，在第一方向上配置于该栅极结构两侧的该硅层中，该源极/漏极区具有第二导电型；以及
掺杂区，在第二方向上配置于该栅极结构一侧的该硅层中，该掺杂区具有该第一导电型。
9.如权利要求8所述的半导体元件，其中该第一导电型为P型，且该第二导电型为N型。
10.如权利要求8所述的半导体元件，其中该第一导电型为N型，且该第二导电型为P型。
11.如权利要求8所述的半导体元件，其中该栅极结构包括栅介电层以及位于该栅介电层上的栅极。
12.如权利要求8所述的半导体元件，其中该硅层的材料包括单晶硅。
13.如权利要求8所述的半导体元件，其中该隔离结构包括浅沟槽隔离结构。
14.如权利要求8所述的半导体元件，还包括介电层，配置于该绝缘层上覆硅基底上。
15.如权利要求14所述的半导体元件，还包括接触窗，配置于该介电层中并与该掺杂区电性连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于新加坡商通益科技股份有限公司台湾分公司，未经新加坡商通益科技股份有限公司台湾分公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910246781.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：多种器件集成工艺中栅极间隙壁的制造方法
- 下一篇：半导体制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
