[发明专利]一种保护掩膜板的方法

说明书

技术领域

本发明涉及集成电路制造工艺技术领域，特别涉及一种保护掩膜板的方法。

背景技术

光刻技术伴随集成电路制造工艺的不断进步，线宽的不断缩小，半导体器件的面积正变得越来越小，半导体的布局已经从普通的单一功能分离器件，演变成整合高密度多功能的集成电路；由最初的IC(集成电路)随后到LSI(大规模集成电路)，VLSI(超大规模集成电路)，直至今天的ULSI(特大规模集成电路)，器件的面积进一步缩小，功能更为全面强大。考虑到工艺研发的复杂性，长期性和高昂的成本等等不利因素的制约，如何在现有技术水平的基础上进一步提高器件的集成密度，缩小芯片的面积，在同一枚硅片上尽可能多的得到有效的芯片数，从而提高整体利益，将越来越受到芯片设计者，制造商的重视。其中光刻工艺就担负着关键的作用，对于光刻技术而言光刻设备、工艺及掩模板技术即是其中的重中之重。

对于掩模板而言，在完成的掩模板出货前需要额外覆盖一层保护膜，这层保护膜的功能是防止外来的颗粒污染掩模板并进而导致芯片产品质量下降。这层保护膜需要尽可能的避免对光路的影响，以往业界经常使用高分子有机薄膜实现上述功能，这种物质已经能够广泛满足从436纳米至193纳米之间的各个光学波段的需求。

但是当波长迈入157纳米乃至EUV时代，以往的高分子薄膜由于其无法满足光刻要求的透光率而不再适用。因此，迫切需要一种新的掩模板保护技术满足技术发展的需求。

另外，随着技术的进步，线宽越小，对掩模板缺陷的要求也不断提高，为保证掩模板清洁，需要在出厂前后以及生产过程中进行清洁处理，但是过多的处理会降低掩模板品质，从而也降低产品质量及合格率表现。

发明内容

为了解决现有技术中存在的因掩膜板尺寸减小导致掩膜板保护不利的问题，本发明提供一种能很好的保护掩膜板的方法。

为了实现上述目的，本发明提出一种保护掩膜板的方法，所述掩膜板包括：衬底；铬层，位于所述衬底上；所述方法包括以下步骤：对所述铬层进行等离子氧化处理；在所述铬层和所述衬底上淀积保护膜；使用硬掩膜将所述铬层密封。

可选的，所述硬掩膜在充满惰性气体的环境中将所述铬层密封。

可选的，所述惰性气体为氦气、氖气、氩气、氪气或氙气。

可选的，所述等离子氧化的时间为50秒至500秒，气压为5托至50托，功率为100w至500w，温度为150摄氏度至400摄氏度。

可选的，所述等离子氧化的时间为100秒，气压为10托，功率100w，温度为200摄氏度。

可选的，所述保护膜的材料为石英、熔硅玻璃或硼磷玻璃。

可选的，所述保护膜的厚度范围为10埃至500微米。

可选的，所述保护膜的厚度为1微米。

可选的，所述硬掩膜的材料为石英、熔硅玻璃或硼磷玻璃。

可选的，所述硬掩膜的厚度范围为10埃至500微米。

可选的，所述硬掩膜的厚度为1微米。

本发明一种保护掩膜板的方法的有益技术效果为：本发明对掩膜板中的铬层进行等离子氧化处理，在铬的表面形成氧化铬，保护了铬层；在惰性气体的环境内，用硬掩膜将铬层封闭起来，对整个掩膜板的空间结构和铬层自身的性质都起到了很好的保护作用，提高了产品的性能和使用寿命。

附图说明

图1至图4为本发明一种保护掩膜板的方法的第一实施例；

图5为本发明一种保护掩膜板的方法的第二实施例。

具体实施方式

下面，结合附图对本发明做进一步的说明。

首先，请参考图1至图4，图1至图4为本发明一种保护掩膜板的方法的第一实施例。

图1为一个制作好的掩膜板，其中铬层11位于衬底10上，掩膜板的制作作为现有技术在此不再赘言；

图2是对所述铬层11进行等离子氧化处理，等离子氧化所使用到的原料为是氦气、氖气、氩气、氪气、氙类稀有气体或者一氧化碳、二氧化碳、二氧化硫、硅烷、甲烷、或氮气，所述等离子氧化的时间为50秒至500秒，气压为5托至50托，功率为100w至500w，温度为150摄氏度至400摄氏度，优选的，所述等离子氧化的时间为100秒，气压为10托，功率100w，温度为200摄氏度，通过等离子氧化处理后，铬的表层被氧化成氧化铬，形成对铬的保护；

图3为在所述铬层11和所述衬底10上淀积保护膜13，保护膜13的材料为石英、熔硅玻璃或硼磷玻璃，本实施例中采用石英，所述保护膜的厚度范围为10埃至500微米，优选的，保护膜的厚度为1微米，保护膜的作用为对铬层和衬底形成保护；