[发明专利]移相掩膜板的制造方法及其结构

说明书

技术领域

本发明涉及集成电路制造方法技术领域，特别涉及一种移相掩膜板的制 造方法及其结构。

背景技术

光刻技术伴随集成电路制造方法的不断进步，线宽的不断缩小，半导体 器件的面积正变得越来越小，半导体的布局已经从普通的单一功能分离器件， 演变成整合高密度多功能的集成电路；由最初的IC(集成电路)随后到LSI (大规模集成电路)，VLSI(超大规模集成电路)，直至今天的ULSI(特大规 模集成电路)，器件的面积进一步缩小，功能更为全面强大。考虑到工艺研发 的复杂性，长期性和高昂的成本等等不利因素的制约，如何在现有技术水平 的基础上进一步提高器件的集成密度，缩小芯片的面积，在同一枚硅片上尽 可能多的得到有效的芯片数，从而提高整体利益，将越来越受到芯片设计者， 制造商的重视。其中光刻工艺就担负着关键的作用，对于光刻技术而言光刻 设备、工艺及掩模板技术即是其中的重中之重。

对于掩模板而言，移相掩模技术是提高光刻分辨率最实用的技术之一， 这项技术的原理是通过将相邻区域的相位进行180°反转，使干涉效应互相抵 消，进而抵消由于线宽不断缩小而导致版图上相邻特征区域的光刻质量受光 学临近效应的影响越来越大的负面影响。这项技术的关键点在于移相层能够 精确的控制掩模板图形的相位，由于在制造过程中，移相层会经受刻蚀、清 洗等多重损伤，而且随着技术的进步，线宽越小，对掩模板缺陷的要求也不 断提高，为保证掩模板清洁，需要在出厂前后以及生产过程中进行清洁处理， 但是过多的处理会降低掩模板品质，从而也降低产品质量及合格率表现。请 参考图1至图4，图1至图4是现有技术移相掩膜板制造方法的流程图，图1 中，移相消光层11位于基板10上，铬层13位于移相消光层11上；图2中， 在铬层13相应位置涂布光刻胶，对铬层13进行刻蚀；图3中，在剩余的铬 层13以及移相消光层11相应的位置涂布光刻胶14；图4中，对移相消光层 11进行刻蚀，并去除光刻胶14，最后进行清洗，完成移相掩膜板的制造方法， 其中所涉及的刻蚀工艺均为干法刻蚀。干法刻蚀按照常规理论，会形成陡峭 的壁，而从图4可以看出，移相消光层11中所含有的侧壁并不陡峭，这是因 为在干法刻蚀过程会对移相消光层11造成相对较大的损伤，而清洗的过程中， 则会将遭受损伤的部分清洗掉，所以，造成了移相消光层11被过度刻蚀，当 线宽很小时，这种误差会降低掩膜板的品质。

发明内容

为了解决现有技术中存在的刻蚀过程中移相消光层被过度刻蚀的问题， 本发明提供一种保护移相消光层，避免被过度刻蚀的方法。

为了实现上述目的，本发明提出一种移相掩膜板的制造方法，包括以下 步骤：在衬底上依次生长移相消光层、刻蚀保护层和金属层；在所述金属层 上涂布第一光刻胶，刻蚀所述金属层；在所述刻蚀保护层上涂布第二光刻胶， 刻蚀所述刻蚀保护层和所述移相消光层；去除所述第一光刻胶和所述第二光 刻胶。

可选的，所述刻蚀保护层的材料为石英、熔硅玻璃或硼磷玻璃。

可选的，所述刻蚀保护层的厚度范围为10埃至500微米。

可选的，所述刻蚀保护层的厚度为1微米。

可选的，所述金属层中的金属为铬。

可选的，刻蚀所述金属层采用干法刻蚀。

可选的，刻蚀所述移相消光层采用干法刻蚀。

可选的，在刻蚀所述金属层后，对剩余的所述金属层进行清洗。

可选的，在刻蚀所述移相消光层后，对剩余的所述移相消光层进行清洗。

为了实现上述目的，本发明还提出一种移相掩膜板结构，包括：衬底： 移相消光层，位于所述衬底上；金属层，位于所述移相消光层上；在所述移 相消光层和所述金属层之间，存在一刻蚀保护层。

可选的，所述刻蚀保护层的材料为石英、熔硅玻璃或硼磷玻璃。

可选的，所述刻蚀保护层的厚度范围为10埃至500微米。

可选的，所述刻蚀保护层的厚度为1微米。

本发明一种移相掩膜板的制造方法的有益技术效果为：本发明在移相消 光层上增加一层刻蚀保护层，使得移相消光层在刻蚀和清洗过程中避免损伤， 从而提高掩膜板的可靠性和使用寿命。

附图说明

图1至图4为现有技术移相掩膜板的制造方法示意图；

图5为本发明移相掩膜板的制造方法的流程示意图；