[发明专利]半导体存储器装置

说明书

技术领域

本发明的一实施例是有关于一种存储器装置，且特别是有关于一种半导体存储器装置。

背景技术

栅极耦合比率(GCR)是为例如可擦除可程序化只读存储器(EPROM)、电可擦除的可程序化只读存储器(EEPROM)及闪存的闪存装置的其中一个重要特征。具有较高GCR的闪存装置可能显现出较低操作电压，并操作于较快的装置速度。

为了获得相当高的GCR，可能需要提供一种具有相当高的GCR的半导体存储器装置，以减少操作电压并提高装置速度。亦可能需要的提供一种具有相当高的GCR但不会增加存储器装置的尺寸的半导体存储器装置制造的方法。

发明内容

本发明的一实施例是有关于一种半导体存储器装置，其可达成相当高的栅极耦合比率。

本发明的一实施例可提供一种半导体存储器装置，其包含：一第一杂质类型的一基板；于基板中的一第二杂质类型的一第一阱区域，第二杂质类型不同于第一杂质类型；于基板中的第一杂质类型的一第二阱区域；于基板上延伸于第一与第二阱区域上方的一图案化的第一介电层；于图案化的第一介电层上的一图案化的第一栅极构造；于图案化的第一栅极构造上的一图案化的第二介电层；以及于图案化的第二介电层上的一图案化的第二栅极构造。图案化的第一栅极构造可包含朝一第一方向延伸的一第一区段以及朝垂直于第一区段的一第二方向延伸的一第二区段。第一区段与第二区段可彼此相交成一相交图案。图案化的第二栅极构造可包含朝第一方向延伸于图案化的第一栅极构造的第一区段上方的一第一区段以及朝第二方向延伸于图案化的第一栅极构造的第二区段上方的一第二区段。

本发明的一实施例亦可能提供一种半导体存储器装置，其包含：一基板；于基板中的一阱区域，其具有与基板相同的杂质类型；一图案化的第一介电层，位于基板上并延伸于阱区域的上方；一图案化的第一栅极构造，位于图案化的第一介电层上；一图案化的第二介电层，位于图案化的第一栅极构造上；以及一图案化的第二栅极构造，位于图案化的第二介电层上。图案化的第一栅极构造可包含朝一第一方向延伸的一第一区段以及朝垂直于第一区段的一第二方向延伸的一第二区段。第一区段与第二区段可彼此相交成一相交图案。图案化的第二栅极构造可包含朝第一方向延伸于图案化的第一栅极构造的第一区段的上方的一第一区段以及朝第二方向延伸于图案化的第一栅极构造的第二区段的上方的一第二区段。

本发明的一实施例的额外特征与优点将部分提出于以下说明书中，且部分将是从此说明书可以显而易见的，或可能由本发明的一实施例的实现所得到。本发明的一实施例的特征与优点将利用尤其在以下的申请专利范围所特别点出的元件与组合而被实现与获得。

本发明的一实施例的上述概要与下述的详细说明将配合附图而得以清楚地被理解。为了说明本发明的一实施例，多个例子是显示在附图中。然而，我们应注意到本发明的一实施例并未受限于显示于例子中的精确配置及手段。

附图说明

为让本发明的一实施例的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下，其中：

图1A是为显示已知技术的具有单一的多晶硅栅极构造的存储单元的剖面图；

图1B显示显示于图1A的存储单元的相关电容器的等效电路；

图2A是为本发明的一实施例的存储单元的平面视图；

图2B显示于图2A的存储单元的相关的电容器的等效电路；

图3A至图30是为显示本发明的一实施例的显示于图2A的存储单元的制造方法的剖面图；

图4A是为本发明的一实施例的存储单元的平面视图；

图4B是为本发明的一实施例的存储单元的平面视图；

图5A是为本发明的一实施例的存储单元的平面视图；

图5B显示于图5A中的存储单元的相关的电容器的等效电路；

图6A是为显示于图5A的沿着对应于线AA’的一条线的存储单元的剖面图；

图6B是为显示于图5A的沿着对应于线BB’的一条线的存储单元的剖面图；以及

图6C是为显示于图5A的沿着对应于线CC’的一条线的存储单元的剖面图。

具体实施方式

以下将参考本发明的一实施例的显示于附图中的多个例子来作详细说明。可能的话，相同的参考数字将被使用遍及所有附图以表示相同的或类似的部分。