[发明专利]非易失性半导体存储装置及其写入方法

权利要求书

1.一种非易失性半导体存储装置，包括：

非易失性的存储单元阵列，通过对每一存储单元晶体管设定多个相异启始电压，用以记录多个数值，其中，每一存储单元晶体管串接于所选位线两端的选择晶体管间；及

控制电路，用以对来自于该存储单元阵列的数据进行写入控制，

其特征在于，针对分别邻接于该两端的选择晶体管的至少多个第一存储单元晶体管，该控制电路记录两个数值，另一方面，针对该多个第一存储单元晶体管以外的多个第二晶体管，该控制电路则记录三个以上的多个数值，用以进行控制。

2.根据权利要求1所述的非易失性半导体存储装置，其中，针对分别邻接于该两端的选择晶体管的两个第一存储单元晶体管，该控制电路记录两个数值。

3.根据权利要求1所述的非易失性半导体存储装置，其中，该控制电路将数据分割为一既定数量，并写入至以该两个数值加以记录的该多个第一存储单元晶体管中用来记录数据的每一页面。

4.根据权利要求1所述的非易失性半导体存储装置，其中，该控制电路将以该两个数值加以记录的该多个第一存储单元晶体管的写入/验证电压，设定为比记录数据的验证电压还要低的电压，而于该多个数值记录的该多个记录数据中，该记录数据的验证电压具有最大启始电压电平。

5.根据权利要求1所述的非易失性半导体存储装置，其中，该控制电路将以该两个数值加以记录的该等第一存储单元晶体管的写入/验证电压，设定为比记录数据的验证电压还要低的电压，而于该多个数值记录的该多个记录数据中，该记录数据的验证电压具有小于最大启始电压电平的低启始电压电平。

6.一种非易失性半导体存储装置的写入方法，该非易失性半导体存储装置包括非易失性的存储单元阵列及控制电路，该存储单元阵列通过对每一存储单元晶体管设定多个相异启始电压，用以记录多个数值，且每一存储单元晶体管串接于所选位线两端的选择晶体管间，该控制电路用以对来自于该存储单元阵列的数据进行写入控制，该写入方法包括：

控制步骤，针对分别邻接于该两端的选择晶体管的至少多个第一存储单元晶体管，记录两个数值，另一方面，针对该多个第一存储单元晶体管以外的多个第二晶体管，记录三个以上的多个数值，用以进行控制。

7.根据权利要求6所述的非易失性半导体存储装置的写入方法，其中，该控制步骤还包括：

针对分别邻接于该两端的选择晶体管的两个第一存储单元晶体管，记录两个数值。

8.根据权利要求6所述的非易失性半导体存储装置的写入方法，其中，该控制步骤还包括：

将数据分割为一既定数量，并写入至以该两个数值加以记录的该多个第一存储单元晶体管中用来记录数据的每一页面。

9.根据权利要求6所述的非易失性半导体存储装置的写入方法，其中，该控制步骤还包括：

将以该两个数值加以记录的该多个第一存储单元晶体管的写入/验证电压，设定为比记录数据的验证电压还要低的电压，而于该多个数值记录的该等记录数据中，该记录数据的验证电压具有最大启始电压电平。

10.根据权利要求6所述的非易失性半导体存储装置的写入方法，其中，该控制步骤还包括：

将以该两个数值加以记录的该多个第一存储单元晶体管的写入/验证电压，设定为比记录数据的验证电压还要低的电压，而于该多个数值记录的该多个记录数据中，该记录数据的验证电压具有小于最大启始电压电平的低启始电压电平。