[发明专利]高电压金属介电质半导体晶体管

说明书

技术领域

本发明有关于高电压元件，且特别有关于高电压金属介电质半导体晶体管。

背景技术

高电压金属介电质半导体(metal-dielectric-semiconductor)元件是用于高电压下的元件。高电压可为但并不限于高于提供给输入输出(Input/Output，以下简称为IO)电路电压的电压。高电压金属介电质半导体元件可运行为开关(switch)并广泛应用于音频输出驱动器(audio output driver)、中央处理单元电源供应(central process unit power supply)、电源管理系统(power management system)、交流/直流转换器(alternating current/direct current converter)、液晶显示器(liquid crystal display)或等离子体电视驱动器(plasma television driver)、汽车电子配件(automobile electronic component)、个人电脑周边元件(personal computer peripheral device)、小型数字消费者马达控制器(small digital consumer motor controller)以及其他消费者电子元件。

图1是根据现有技术的高电压N型金属介电质半导体元件101的剖面图(cross-sectional view)。如图1所示，高电压N型金属介电质半导体元件101包括位于P型衬底100的一个区域之上的栅极210、形成于P型衬底100之内的深N阱(Deep N Well)110、形成于P型衬底100之内、邻近于栅极210的第一边沿210a且以第一浓度的N型掺杂物掺杂的N阱(N Well，以下简称为NW)120以及以第一浓度的P型掺杂物掺杂、位于栅极210的一部分之下且邻近于NW 120的通道区130。

浅沟槽隔离(Shallow Trench Isolation，以下简称为STI)区160形成于NW120的第一部分之内。N+接点区150邻近于NW 120的第二部分远离(distal)栅极210的第一边沿210a。N型源极区155包括N+区155a和N型轻掺杂区155b。N型轻掺杂区155b形成于P阱(P Well，以下简称为PW)140之内、邻近于栅极210的与第一边沿210a相对的第二边沿210b。

N+接点区150形成于STI区160与STI区162之间。N+接点区150未与栅极210自我对准(self-aligned)，而是与栅极210分开距离D。以上描述的高电压N型金属介电质半导体元件101利用STI区160以降低漏极电压并形成高漏极保持电压(drain sustained voltage)。此外，以上描述的高电压N型金属介电质半导体元件101使用阱植入以形成漏极终端(terminal)。因为偏移的STI区，以上描述的高电压N型金属介电质半导体元件101占据大的芯片表面面积。进一步，这种元件的驱动电流不足(insufficient)。

业界希望能提供基于较小偏压元件(例如2.5V或2.5V以下元件)工艺获得的在漏极终端保持较高偏压(例如至少5V)的高电压金属介电质半导体元件。业界还希望提供基于较小偏压元件工艺的高电压金属介电质半导体元件，所述高电压金属介电质半导体元件相容(compatible)于互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，以下简称为CMOS)工艺且占用相对较小芯片实际面积(real estate)。业界还希望提供基于较小偏压元件工艺的具有增加驱动电流的高电压金属介电质半导体元件。

发明内容

有鉴于此，本发明特提供高电压金属介电质半导体晶体管。

在本发明的一个实施方式中，提供一种高电压金属介电质半导体晶体管，包括：半导体衬底；沟槽隔离区，位于半导体衬底之内，用以环绕有源区；栅极，位于有源区之上；具有第一导电类型的漏极掺杂区，位于有源区之内；具有第一导电类型的源极掺杂区，位于具有第二导电类型的第一阱之内，其中第一阱位于有源区之内；以及具有第一导电类型的源极轻掺杂区，位于栅极与源极掺杂区之间；其中，在栅极与漏极掺杂区之间无隔离区形成。