[发明专利]数字同步电路无效
| 申请号： | 200910261760.7 | 申请日： | 2009-12-29 |
| 公开（公告）号： | CN101800538A | 公开（公告）日： | 2010-08-11 |
| 发明（设计）人： | 吉仲锡 | 申请（专利权）人： | 东部高科股份有限公司 |
| 主分类号： | H03L7/06 | 分类号： | H03L7/06;H04L7/00 |
| 代理公司： | 北京博浩百睿知识产权代理有限责任公司 11134 | 代理人： | 宋子良;吴淑平 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 数字 同步 电路 | ||
【权利要求书】：
1.一种数字同步电路，包括：
时钟发生器，被构造成产生参考时钟信号；
多个延时器，被构造成使所述参考时钟信号延迟不同的预定时间；
转换变量缓冲器，被构造成控制从所述多个延时器中接收的时钟信号的输入转换；
转换控制器，被构造成控制所述转换变量缓冲器的操作；以及
多个寄存器，由来自所述多个延时器的时钟信号驱动。
2.根据权利要求1所述的数字同步电路，其中，所述时钟发生器包括晶体振荡器。
3.根据权利要求1所述的数字同步电路，其中，所述晶体振荡器被构造成在每一预定间隔下通过精确且规则的振动产生电子脉冲，所述电子脉冲作为时钟脉冲或定时信号中的一个。
4.根据权利要求1所述的数字同步电路，其中，所述时钟发生器包括锁相环。
5.根据权利要求1所述的数字同步电路，其中，所述寄存器被构造成控制所述时钟信号从低变到高时的边沿斜率。
6.根据权利要求1所述的数字同步电路，其中，每个所述寄存器均包括多个触发器。
7.根据权利要求1所述的数字同步电路，其中，每个所述寄存器均包括一个触发器。
8.根据权利要求1所述的数字同步电路，其中，所述装置包括数字同步电路。
9.根据权利要求1所述的数字同步电路，其中，所述多个寄存器包括第一寄存器、第二寄存器和第三寄存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司，未经东部高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910261760.7/1.html，转载请声明来源钻瓜专利网。
