[发明专利]具有集成传输线补偿组件的电互连系统

说明书

技术领域

本发明涉及用于补偿传输线的特性阻抗的不连续的系统和方法，且更具体地，涉及在磁记录盘驱动器中补偿用于将读/写电路连接到读/写变换器的传输路径中的阻抗不连续的系统和方法。

背景技术

诸如硬盘驱动器(HDD)存储器件之类的磁数据存储器件包括前端(front-end)系统10(参看图1(a))，该前端系统10包括用于在磁介质中读和写磁数据转换的一个或多个读/写变换器(transducer)。读变换器23和写变换器24也被称为读磁头和写磁头或读元件和写元件。包括读/写变换器的部分典型地被称为滑动器14。滑动器14被安装在机械悬挂(没有示出)上，随后将机械悬挂附于将变换器定位在支撑磁介质膜的旋转盘(没有示出)上的轨道之上的机械臂(传动器)(没有示出)上。

到和来自读和写变换器的电信号由读放大器12和写驱动器发射器22中的相应的电子电路处理。写变换器24是通过创建相应的磁场而在介质中写电数据-电流信号的电感线圈，且被考虑为用于写信号的接收器。由写驱动器发射器22创建用于写变换器的电数据-电流信号，该写驱动器发射器22在该实例中包括具有源终端电阻器(source termination resistor)29a和29b的差分信号写驱动器13(如图1(b)所示)。读/写信道11从读放大器12读取数据并提供数据信号给写驱动器发射器22。这些电信号沿着附于可移动的传动器(没有示出)的导电路径行进，然后通过前端互连15。

图1(b)是在现有技术的盘驱动器中组成前端互连15中的传输线路径的所选组件的简化图示。在到达在滑动器14外侧上的读/写变换器引导垫(没有示出)之前，前端互连15典型地包括芯片-载体互连(chip-carrierinterconnect)41、悬挂互连(suspension interconnect)42和万向接头互连(gimbalinterconnect)43。芯片-载体互连41阻抗分量被示为Z_A32。悬挂互连42阻抗被示为分别具有值Z_B和Z_C的阻抗分量35和38。如图1(b)所示，万向接头互连43是悬挂互连42的子集且被示为具有值Z_C的阻抗分量38。

包括导电迹线(electrically conductive trace)作为前端互连15的一部分，且它们将读/写变换器引导垫连接到读/写电子设备。悬挂互连42典型地是三层层压的结构(没有示出)。层压的层可包括从其形成上述导电迹线的金属信号导体层、绝缘介质层以及支撑该介质层的传导金属衬底层。

多种导电迹线结构形成在滑动器14中的写驱动器发射器22和写变换器24之间的传输线路径。理想的前端互连15不应该需要补偿，但是在实际器件中，成本和技术限制导致沿着信号路径存在不连续或阻抗变化。用于在该传输线路径(在写驱动器发射器22和写变换器24之间)中的阻抗匹配的现有技术强制沿着信号路径的均匀特征阻抗(Z_A＝Z_B＝Z_C)以减小信号失真并最小化在写驱动器发射器22的信号反射，如图3(a)所示，而这将在下面讨论。

现有技术还教导了使用单缆线互连阻抗级，该单缆线互连阻抗级具有通过避免在结点的不连续(因为其不具有结点)和通过沿着整个单缆线具有一个恒定阻抗级而减小信号反射和损耗的优点。

阻抗匹配可以使用分立的元件，但是有时传输线和短线(stub)迹线(短线)优选地用于高频应用和/或小的几何体(geometry)。短线是仅针对电抗集总效应(reactive lump effect)而添加的传输线的空端(dead-end)片段。两个短线类型是开路端(Z_L＝无限)和短路端(Z_L＝0)。总的来说，开路端短线是电容性的，且短路端短线是电感性的。图4和图5图示将在下面讨论的短线的不同配置。

Klaassen的美国专利5,608,591描述了用于数据记录盘驱动器的集成变换器电子悬挂互连。该类型的悬挂互连是包括连接到写变换器的导电迹线的多层层压结构。避免这些迹线的特性阻抗的突然变化以最小化信号反射。为实现这种效果，相应地使迹线的宽度定形以防止在悬挂互连中迹线接合面积、孔经和其它机械障碍的急剧变化。而且，迹线的方向的变化是逐渐的，以避免信号反射。Klaassen的591教导了仅用于补偿悬挂互连中突然的阻抗改变的配置。虽然现今，存在避免这种阻抗级的突然变化的其它悬挂互连设计。