[发明专利]半导体存储单元及其制造方法和操作方法无效
申请号: | 200910265288.4 | 申请日: | 2009-12-30 |
公开(公告)号: | CN101770990A | 公开(公告)日: | 2010-07-07 |
发明(设计)人: | 郑真孝 | 申请(专利权)人: | 东部高科股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L27/115;G11C16/10;G11C16/14;G11C16/26 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 姜燕;邢雪红 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 单元 及其 制造 方法 操作方法 | ||
1.一种方法,包括以下步骤:
制备包括N阱区的半导体衬底;
在所述半导体衬底上方形成浮置栅极多晶硅;
在所述浮置栅极多晶硅上方形成触点;以及
在所述触点与所述浮置栅极多晶硅之间形成电介质。
2.如权利要求1所述的方法,其中,所述触点沿字线多晶硅的方向连接到所述半导体衬底的控制栅极线。
3.如权利要求1所述的方法,其中,所述电介质将所述触点耦接到所述浮置栅极多晶硅。
4.一种装置,包括:
半导体衬底,包括N阱区;
控制栅极线,位于所述半导体衬底上方;
浮置栅极多晶硅,位于所述半导体衬底上方;
触点,位于所述浮置栅极多晶硅上方,并连接到所述控制栅极线;以及
电介质,位于所述触点与所述浮置栅极多晶硅之间。
5.如权利要求4所述的装置,其中,所述触点沿字线多晶硅的方向连接到所述控制栅极线。
6.如权利要求4所述的装置,其中,所述电介质将所述触点耦接到所述浮置栅极多晶硅。
7.如权利要求4所述的装置,其中,所述电介质包括膜,所述膜包括氧化硅、氮化硅和氮氧化硅的至少之一。
8.一种半导体存储单元的操作方法,所述半导体存储单元包括:浮置栅极,位于包括N阱区的半导体衬底上方且位于位线下方;位于所述浮置栅极下方的字线;位于所述字线下方的共用源极;以及控制栅极,经由电介质通过触点连接到所述浮置栅极,所述方法包括以下步骤:
编程步骤,通过向所述共用源极和所述N阱区施加预设编程电压、将所述控制栅极进行接地和浮置的至少一种操作、以及将所述字线和所述位线接地,从而进行编程;
擦除步骤,通过将所述字线进行浮置和接地的至少一种操作、向所述控制栅极施加预设擦除电压、以及将所述N阱、所述位线和所述共用源极接地,从而进行擦除;以及
读取步骤,通过将所述控制栅极进行接地和浮置的至少一种操作、向所述N阱和所述共用源极施加预设读取电压、将所述字线接地、以及向所述位线施加预设漏极电压,从而进行读取。
9.如权利要求8所述的方法,其中,在所述浮置栅极中感应出介于在所述编程步骤中施加给所述N阱的所述预设编程电压与施加给所述位线的接地电压之间的电压。
10.如权利要求8所述的方法,其中,所述擦除步骤包括通过施加给所述N阱的接地电压和施加给所述位线的接地电压耦合所述浮置栅极的电势。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司,未经东部高科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910265288.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:非易失性存储器件及其制造方法
- 下一篇:远端信息传送及安全系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造