[发明专利]半导体存储单元及其制造方法和操作方法

说明书

技术领域

本发明涉及一种半导体存储单元，尤其涉及一种在包括硅衬底的电路中使用的半导体存储单元、半导体存储单元的制造方法和/或其操作方法，其中所述硅衬底在单层多晶电可擦除可编程只读存储器(EEPROM)单元中被偏置到负电势。

背景技术

参照图1A至图1C，示出了单层多晶EEPROM单元结构。沟道热电子注入方法(scheme)可包括通过向N阱提供编程电压+Vp而使浮置栅极感应出特定电压。浮置栅极感应出的电压可通过耦合比来限定。通过在浮置栅极中感应出的特定电压可将N金属氧化物半导体(NMOS)的沟道区翻转。可向NMOS的漏极区提供特定电压VDS，以使电流可以从漏极区流向源极区。漏极结区附近可产生沟道热电子，该沟道热电子可以被注入到浮置栅极中和/或可以导致NMOS器件的阈值电压的相对增加，如图1B所示。

参照图1C，其为示出根据Fower-Nordheim(F/N)隧穿方法在EEPROM中进行擦除的方法的视图。可将N阱接地和/或可将擦除电压+VE提供给NMOS的源极/漏极区。通过施加给N阱的接地电压，可将接地电压的电势感应到浮置栅极，和/或通过施加给NMOS的源极/漏极区的擦除电压+VE，电场可从NMOS的源极/漏极区向浮置栅极相对较强地偏置。通过所施加的电场，浮置栅极中存在的电子可被F/N隧穿，其可能逃逸到源极/漏极区，和/或其可能导致NMOS的阈值电压低。参照图1D，示出了EEPROM的读取操作。读取电压+VR可以施加到N阱。浮置栅极可以感应出特定电压。可向NMOS器件的漏极施加例如要读取的正漏极电压。NMOS器件的源极可接地。

但是，如果在编程的条件下(其中电子可被注入到浮置栅极中)，NMOS器件的阈值电压相对较高，则由于浮置栅极感应出的特定电压不能导通NMOS器件，因而实际上没有电流流动。在擦除的条件下(其中在浮置栅极中实际上没有电子存在)，即使在NMOS器件的阈值电压相对较低的状态下浮置栅极感应出的特定电压能导通NMOS器件，因而也有电流流动。在单层多晶EEPROM中，因为必须形成N阱，以在浮置栅极中感应出特定电势从而进行编程、擦除和/或读取，所以单位单元区域可变得很大。实现高密度的EEPROM相对较难。

发明内容

实施例涉及一种电可擦除可编程只读存储器(EEPROM)单元结构及其方法。根据实施例，单层多晶EEPROM单元结构可包括多晶EEPROM单元，其可以通过形成耦接到浮置栅极多晶硅的触点、形成将触点与浮置栅极多晶硅相耦接的电介质膜、和/或通过浮置栅极多晶硅和触点执行耦接，从而调整(scale)到叠层栅多晶EEPROM单元的水平。在实施例中，例如对于包括浮置栅极多晶硅和/或可用于耦接的电介质的半导体存储单元提供执行编程、擦除和/或读取操作的方法，所述电介质例如形成在触点与浮置栅极多晶硅之间。

根据本发明的第一方案，提供一种制造半导体存储单元的方法，包括以下步骤：制备具有N阱区的半导体衬底；在具有N阱区的半导体衬底上形成浮置栅极多晶硅；在所述浮置栅极多晶硅上形成触点；在所述触点与所述浮置栅极多晶硅之间形成电介质。

根据本发明的第二方案，提供一种半导体存储单元，包括：半导体衬底，具有N阱区；控制栅极线，形成在所述半导体衬底上；浮置栅极多晶硅，形成在所述半导体衬底上；触点，形成在所述浮置栅极多晶硅上，使得所述触点连接到所述控制栅极线；以及电介质，形成在所述触点与所述浮置栅极多晶硅之间。

根据本发明的第三方案，提供一种操作半导体存储单元的方法，所述半导体存储单元包括：位于具有N阱区的半导体衬底上方且位于位线下方的浮置栅极、位于所述浮置栅极下方的字线、位于所述字线下方的共用源极、以及经由电介质通过触点连接到所述浮置栅极的控制栅极。

所述方法包括步骤：通过向所述共用源极和所述N阱区提供预设的编程电压、将所述控制栅极进行接地和浮置的至少一种操作、以及将所述字线和所述位线接地，从而进行编程；通过将所述字线进行浮置和接地的至少一种操作、向所述控制栅极提供预设的擦除电压、以及将所述N阱、所述位线和所述共用源极接地，从而进行擦除；以及通过将所述控制栅极进行接地和浮置的至少一种、向所述N阱和所述共用源极提供预设的读取电压、将所述字线接地、以及向所述位线提供预设的漏极电压，从而进行读取。

根据本发明的上述方案，通过在浮置栅极多晶硅上形成用于耦接(coupling)的触点以及在所述触点与所述浮置栅极多晶硅之间形成用于耦接的电介质膜，将单层多晶EEPROM单元调整为叠层栅多晶EEPROM单元的水平，从而能实现高密度单层多晶EEPROM单元。