[发明专利]计算机时钟电路无效
| 申请号： | 200910301995.4 | 申请日： | 2009-04-30 |
| 公开（公告）号： | CN101877586A | 公开（公告）日： | 2010-11-03 |
| 发明（设计）人： | 胡可友 | 申请（专利权）人： | 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司 |
| 主分类号： | H03L7/00 | 分类号： | H03L7/00;G06F1/04 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518109 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 计算机 时钟 电路 | ||
1.一种计算机时钟电路，包括一第一锁相环电路、一第二锁相环电路、一第一分频器、一第二分频器及一时钟寄存器，所述第一、第二锁相环电路用于接收一外部时钟信号，并分别输出一与所述外部时钟信号相位一致的第一、第二脉冲信号，所述第一、第二分频器分别对所述第一、第二脉冲信号进行分频，以分别输出一CPU时钟信号及一总线时钟信号，所述CPU时钟信号用以控制一计算机的中央处理器的工作频率，所述总线时钟信号用以控制所述计算机的一数据总线的工作频率；所述第一分频器将所述CPU时钟信号的频率传送至所述第一锁相环电路中，所述中央处理器将其当前的工作频率反馈至所述时钟寄存器中，所述第一锁相环电路从所述时钟寄存器中读取所述中央处理器当前的工作频率后将其与所述CPU时钟信号的频率进行比较，并根据比较结果对所述第一脉冲信号的频率进行调整，以调整所述CPU时钟信号的频率，使所述CPU时钟信号的频率与所述中央处理器当前的工作频率保持一致；所述第二分频器将所述总线时钟信号的频率传送至所述第二锁相环电路中，所述数据总线将其当前的工作频率反馈至所述时钟寄存器中，所述第二锁相环电路从所述时钟寄存器中读取所述数据总线当前的工作频率后将其与所述总线时钟信号的频率进行比较，并根据比较结果对所述第二脉冲信号的频率进行调整，以调整所述总线时钟信号的频率，使所述总线时钟信号的频率与所述数据总线当前的工作频率保持一致。
2.如权利要求1所述的计算机时钟电路，其特征在于：所述时钟寄存器中存储有所述第一、第二分频器分别对所述第一、第二脉冲信号进行分频时所应用的参数。
3.如权利要求1所述的计算机时钟电路，其特征在于：所述数据总线为一PCI-E数据总线。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司，未经鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910301995.4/1.html，转载请声明来源钻瓜专利网。
