[发明专利]计算机时钟电路

说明书

技术领域

本发明涉及一种计算机时钟电路。

背景技术

计算机主板上的时钟电路提供给中央处理器(Center Processing Unit，CPU)、芯片组、各种总线及各个接口部分基本的工作频率，因此电脑才能够协调地完成各项工作。然而，在测试计算机性能时，经常发现当在某种主板上使用某种品牌或型号的显卡时，显卡不能显示图像的问题，例如，当在使用Intel E8300 CPU的主板上搭配X1550宝龙达显卡时，计算机即无法显示图像，而在使用Intel E4400 CPU的主板上搭配上述X1550宝龙达显卡时，计算机则可正常显示图像，经过大量的实验研究之后，证明是计算机的时钟电路设计不当所致。

发明内容

鉴于以上内容，有必要提供一种能够使计算机稳定地输出图像的计算机时钟电路。

一种计算机时钟电路，包括一第一锁相环电路、一第二锁相环电路、一第一分频器、一第二分频器及一时钟寄存器，所述第一、第二锁相环电路用于接收一外部时钟信号，并分别输出一与所述外部时钟信号相位一致的第一、第二脉冲信号，所述第一、第二分频器分别对所述第一、第二脉冲信号进行分频，以分别输出一CPU时钟信号及一总线时钟信号，所述CPU时钟信号用以控制一计算机的中央处理器的工作频率，所述总线时钟信号用以控制所述计算机的一数据总线的工作频率；所述第一分频器将所述CPU时钟信号的频率传送至所述第一锁相环电路中，所述中央处理器将其当前的工作频率反馈至所述时钟寄存器中，所述第一锁相环电路从所述时钟寄存器中读取所述中央处理器当前的工作频率后将其与所述CPU时钟信号的频率进行比较，并根据比较结果对所述第一脉冲信号的频率进行调整，以调整所述CPU时钟信号的频率，使所述CPU时钟信号的频率与所述中央处理器当前的工作频率保持一致；所述第二分频器将所述总线时钟信号的频率传送至所述第二锁相环电路中，所述数据总线将其当前的工作频率反馈至所述时钟寄存器中，所述第二锁相环电路从所述时钟寄存器中读取所述数据总线当前的工作频率后将其与所述总线时钟信号的频率进行比较，并根据比较结果对所述第二脉冲信号的频率进行调整，以调整所述总线时钟信号的频率，使所述总线时钟信号的频率与所述数据总线当前的工作频率保持一致。

上述计算机时钟电路通过分别设计所述中央处理器及所述数据总线的锁相环电路，避免了当所述中央处理器及所述数据总线在同一锁相环中读取时钟数据时的相互干扰，从而解决了连接于所述数据总线的显卡芯片不显示图像的问题，因此，无论采用何种型号的CPU及显卡芯片，所述计算机都能稳定地输出图像。

附图说明

图1为本发明计算机时钟电路第一较佳实施方式的模块图。

图2为未使用图1中计算机时钟电路时计算机的显卡芯片的时钟信号频率随时间变化的波形图。

具体实施方式

下面结合附图及较佳实施方式对本发明作进一步详细描述。

请参考图1，本发明计算机时钟电路1用于一计算机100，所述计算机100包括一中央处理器(Center Processing Unit，CPU)110及一数据总线120(其他元件未示出)。所述计算机时钟电路1的较佳实施方式包括一第一锁相环(Phase Lock Loop，PLL)电路10、一第二锁相环电路11、一第一分频器12、一第二分频器13及一时钟寄存器14。所述第一锁相环电路10与所述第一分频器12及所述时钟寄存器14相连，所述第二锁相环电路11与所述第二分频器13及所述时钟寄存器14相连。所述时钟寄存器14还与所述CPU 110及所述数据总线120相连。

所述第一锁相环电路10用于接收所述计算机100提供的一外部时钟信号，并输出一与所述外部时钟信号相位一致的第一脉冲信号，所述外部时钟信号为所述计算机100的一外部时钟源所发出的时钟信号；所述第一分频器12用于接收所述第一脉冲信号，并对所述第一脉冲信号进行分频，以输出一CPU时钟信号，所述CPU时钟信号用以控制所述CPU 110的工作频率；所述第一分频器12还用于将所述CPU时钟信号的频率传送至所述第一锁相环电路10中，所述CPU 110将其当前的工作频率反馈至所述时钟寄存器14中，所述第一锁相环电路10从所述时钟寄存器14中读取所述CPU 110当前的工作频率，并将所述CPU 110当前的工作频率与所述第一分频器12输出的CPU时钟信号的频率进行比较，还根据比较结果自动对所述第一脉冲信号的频率进行调整，以调整所述第一分频器12输出的CPU时钟信号的频率，使所述CPU时钟信号的频率与所述CPU 110当前的工作频率保持一致，从而使所述CPU 110稳定地工作。