[发明专利]一种适于电源极性反转的PN结隔离方法

说明书

技术领域

本发明涉及一种隔离半导体元件的方法，特别涉及一种适于电源极性反转的PN结隔 离方法。

背景技术

集成电路结构中，为了实现元件之间的电隔离，普遍采用PN结隔离技术，P型衬底接低 电位，N型衬底接最高电位。利用隔离岛或阱之间存在的两个反偏pn结实现元件之间的电隔 离。双极工艺的隔离如图1所示。图中，VDD和VSS分别代表最高电位和最低电位，PSUB为P型 衬底，P+为P型掩埋层，N-为外延层，N+为N+注入层，帮助外接引脚更好的与N-接触，X1代 表将外延层作为器件一部分的各类器件，而X2代表电阻，X2所处的N-外延层即形成了电阻阱 。CMOS或BICMOS工艺的隔离如图2所示。图中，VDD和VSS分别代表最高电位和最低电位， PSUB为P型衬底，NWELL为N-形成的N阱，N+和P+分别为N+注入和P+注入，NMOSs和PMOSs则分 别代表P衬底上的N型器件和N阱里的P型器件。BCD等双阱工艺的隔离如图3所示。图中，VDD 和VSS分别代表最高电位和最低电位，PSUB为P衬底，PWELL和NWELL分别为P-和N-形成的P阱 与N阱，N+和P+分别为N+注入和P+注入，X1和X2则分别代表P阱里的N型器件和N阱里的P型器 件。

然而，在某些特定的应用场合，电路不存在固定的电源和地，或者在使用过程中，电源 与地电位将出现极性反转的情况。此时，由于无法向衬底以及隔离岛或阱提供固定的电位， 不能保证隔离岛或阱之间的两个PN结反偏，导致隔离失效，电路无法集成化。

发明内容

为了解决电源无法确定时隔离半导体元件存在的上述技术问题，本发明提供一种适于电 源极性反转的PN结隔离方法。采用本发明可使工作电压极性发生变化时，仍能保证PN结隔离 有效。

本发明解决上述技术问题的技术方案包括以下步骤：在P型衬底双极工艺中，在P+掩埋 层之间开两个N-外延层窗口，在N-外延层上注入N+，从两个注入N+引出两个金属端。

一种适于电源极性反转的PN结隔离方法，包括以下步骤：在P型衬底CMOS或BICMOS工艺 中，在P衬底上做两个N阱，在N阱中注入N+，两个N阱周围都用P+注入做隔离，从两个注入N+ 引出两个金属端。

一种适于电源极性反转的PN结隔离方法，包括以下步骤：在P型衬底BJT电阻阱或CMOS或 BICMOSN阱工艺中，在N阱上做两个P+注入环，在P+注入环及其中的N-外延层上覆盖金属层， 从两个覆盖金属层引出两个金属端。

一种适于电源极性反转的PN结隔离方法，包括以下步骤：在P型衬底上的P阱中做两个N+ 注入层，紧挨着N+注入做P+注入，从两个注入N+引出两个金属端；在P型衬底上的N阱中做两 个P+注入环，在P+注入环及其中的N-外延层上覆盖金属层，从两个覆盖金属层引出两个金属 端。

本发明的技术效果在于：本发明采用二极管切换电位的方式为电源极性反转的半导体元 件提供了一种低成本的隔离方法，解决了电源极性反转的半导体元件的隔离技术问题。

下面结合附图对本发明作进一步的说明。

附图说明

图1为双极工艺的隔离图示。

图2为CMOS或BICMOS工艺的隔离图示。

图3为BCD等双阱工艺的隔离图示。

图4为本发明中双极工艺、CMOS或BICMOS工艺中的衬底偏置

图5为本发明中电阻阱、CMOS或BICMOS工艺中的N阱的偏置

图6为本发明中双阱工艺中P阱和N阱的电位连接如图。

参见图4，对于双极工艺、CMOS或BICMOS工艺中的衬底偏置，连接如图4。在BJT工艺中 ，为极性反转的两个引脚另外做两个隔离岛，即在P+掩埋层之间开两个N-外延层窗口，这样 ，P+与N-就形成了PN结二极管。为了使两个N-与外界引脚更好的连接，在N-之上注入N+，之 后由金属M1与M2引出至A脚和B脚。这样A与B脚就分别与两个N-相连。在CMOS或BICMOS工艺中 ，首先为两个引脚在P衬底上做两个较小的N阱，在N阱中做N+注入改善连接，两个N阱周围都 用P+注入做隔离，这样P+与N-就形成了PN结二极管。而两个N-通过N+注入及M1和M2分别与A 脚和B脚连接。

其中A和B是引出片外的引脚，即是会出现极性反转的高低电平引脚，二者反相，任何时 刻必有一者为高，一者为低。