[发明专利]基于串行外围设备接口总线的设备及其数据传输方法

权利要求书

1.一种基于串行外围设备接口(SPI)总线的主机控制器，可以与基于SPI总线的从机控制器进行数据传输，其特征在于，该主机控制器包括：

主机时钟产生单元，用于生成主机内部时钟；

从机选择单元，用于选择与主机控制器进行数据传输的从机控制器；

主机时钟分频单元，用于将主机内部时钟二分频生成串行时钟信号，并将该串行时钟信号发送给选择的从机控制器；

主机时钟计数单元，用于对主机内部时钟计数；

主机地址缓冲区，用于缓存发送给选择的从机控制器的目标地址；

主机输出数据缓冲区，用于缓存发送给选择的从机控制器的有效数据；

主机输出控制逻辑单元，用于生成读/写操作控制符，从主机地址缓冲区读取发送给选择的从机控制器的目标地址，从主机输出数据缓冲区读取发送给选择的从机控制器的有效数据，并根据主机内部时钟及主机内部时钟计数值按照指定的顺序将读/写操作控制符、目标地址以及有效数据发送给选择的从机控制器，所述读/写操作控制符用于控制选择的从机控制器执行相应的读/写操作；及

主机输入控制逻辑单元，用于根据主机内部时钟及主机内部时钟计数值接收选择的从机控制器发送来的有效数据，并将接收的有效数据缓存到主机输入数据缓冲区。

2.如权利要求1所述的基于SPI总线的主机控制器，其特征在于，所述主机时钟计数单元在以两倍速传输数据时每经过一个主机内部时钟周期将主机内部时钟计数值加1，在以单倍速传输数据时每经过两个主机内部时钟周期将主机内部时钟计数值加1。

3.如权利要求1所述的基于SPI总线的主机控制器，其特征在于，所述主机输出控制逻辑单元采用交错传输的方式发送读/写操作控制符、目标地址以及有效数据。

4.如权利要求1所述的基于SPI总线的主机控制器，其特征在于，所述从机选择单元根据主机时钟计数单元的主机内部时钟计数值判断是否数据传输完毕，若数据传输完毕，则结束对从机控制器的选择。

5.一种基于串行外围设备接口(SPI)总线的从机控制器，可以与基于SPI总线的主机控制器进行数据传输，其特征在于，该从机控制器包括：

从机时钟倍频单元，用于接收主机控制器发送来的串行时钟信号，将该串行时钟信号二倍频生成从机内部时钟；

从机时钟计数单元，用于当主机控制器选择与该从机控制器进行数据传输时，对从机内部时钟计数；

从机输入控制逻辑单元，用于根据从机内部时钟及从机内部时钟计数值接收主机控制器发送的读/写操作控制符、目标地址及有效数据，将接收的目标地址缓存到从机地址缓冲区，将接收的有效数据缓存到从机输入数据缓冲区，并根据接收的读/写操作控制符产生相应的读/写操作控制信号；

从机操作控制逻辑单元，用于当收到写操作控制信号时，读取从机地址缓冲区缓存的目标地址以及从机输入数据缓冲区缓存的有效数据，并将有效数据存储到从机目标存储器的目标地址所指定的存储单元；或者当收到读操作控制信号时，读取从机地址缓冲区缓存的目标地址，从目标地址指定的存储单元中读取有效数据，并将该有效数据缓存到从机输出数据缓冲区；及

所述从机输出控制逻辑单元读取从机输出数据缓冲区缓存的有效数据，并根据从机内部时钟及从机内部时钟计数值将读取的有效数据按照指定的顺序发送给主机控制器。