[发明专利]基于串行外围设备接口总线的设备及其数据传输方法

说明书

技术领域

本发明涉及一种串行数据传输设备及其数据传输方法，特别是关于一种基于串行外围设备接口总线的设备及其数据传输方法。

背景技术

串行外围设备接口(Serial Peripheral Interface，SPI)是一种串行同步通讯接口。利用该接口，主设备(即主机)可以与一个或多个从设备(即从机)以串行方式进行数据传输。

传统的SPI总线系统基于主设备提供给从设备的串行时钟信号进行数据传输，每个串行时钟周期发送1比特数据。适当地提高串行时钟信号的频率，可以获得较高的数据传输速率。例如，当串行时钟信号频率为8MHz时，数据传输速率为8Mbps，当串行时钟信号频率提高到16MHz时，数据传输速率提高到16Mbps。然而，串行时钟信号的频率是受限的，不能任意提高。例如，为了保证信号完整性，最高串行时钟信号的频率为32MHz。相应地，传统的SPI总线系统的数据传输速率也受到了限制。例如，当最高串行时钟信号的频率为32MHz时，最高数据传输速率只能达到32Mbps。

另一方面，目前绝大多数的SPI总线系统使用的是传统的SPI总线，为了与传统的SPI总线系统进行数据传输，兼容性问题不容忽视。

发明内容

鉴于以上内容，有必要提供一种基于串行外围设备接口(SPI)总线的设备，能够实现高速率的数据传输，并且兼容现有技术的SPI总线系统。

此外，还有必要提供一种基于SPI总线的数据传输方法，能够实现高速率的数据传输，并且兼容现有技术的SPI总线系统。

一种基于SPI总线的主机控制器，可以与基于SPI总线的从机控制器进行数据传输，该主机控制器包括：主机时钟产生单元，用于生成主机内部时钟；从机选择单元，用于选择与主机控制器进行数据传输的从机控制器；主机时钟分频单元，用于将主机内部时钟二分频生成串行时钟信号，并将该串行时钟信号发送给选择的从机控制器；主机时钟计数单元，用于对主机内部时钟计数；主机地址缓冲区，用于缓存发送给选择的从机控制器的目标地址；主机输出数据缓冲区，用于缓存发送给选择的从机控制器的有效数据；主机输出控制逻辑单元，用于生成读/写操作控制符，从主机地址缓冲区读取发送给选择的从机控制器的目标地址，从主机输出数据缓冲区读取发送给选择的从机控制器的有效数据，并根据主机内部时钟及主机内部时钟计数值按照指定的顺序将读/写操作控制符、目标地址以及有效数据发送给选择的从机控制器，所述读/写操作控制符用于控制选择的从机控制器执行相应的读/写操作；及主机输入控制逻辑单元，用于根据主机内部时钟及主机内部时钟计数值接收选择的从机控制器发送来的有效数据，并将接收的有效数据缓存到主机输入数据缓冲区。

一种基于串行外围设备接口(SPI)总线的数据传输方法，用于在主机控制器与从机控制器之间进行数据传输，该方法包括步骤：主机控制器生成主机内部时钟；主机控制器选择进行数据传输的从机控制器；主机控制器将主机内部时钟二分频生成串行时钟信号，并将该串行时钟信号发送给选择的从机控制器；从机控制器将串行时钟信号二倍频生成从机内部时钟；主机控制器对主机内部时钟计数，从机控制器对从机内部时钟计数；主机控制器根据主机内部时钟计数值以及主机内部时钟按照指定的顺序发送读/写操作控制符及目标地址，从机控制器根据从机内部时钟计数值以及从机内部时钟接收该读/写操作控制符及目标地址；与写操作控制符相对应地，主机控制器根据主机内部时钟计数值以及主机内部时钟按照指定的顺序发送有效数据，从机控制器根据从机内部时钟计数值以及从机内部时钟接收有效数据并将该有效数据写入目的地址指定的存储单元，或者与读操作控制符相对应地，从机控制器从目标地址指定的存储单元读取有效数据，并根据从机内部时钟及从机内部时钟计数值将该有效数据按照指定的顺序发送给主机控制器，主机控制器根据主机内部时钟及主机内部时钟计数值接收该有效数据；及主机控制器结束对从机控制器的选择。

本发明将主机控制器及从机控制器的内部时钟的频率加倍，利用多个控制逻辑单元协调主机控制器与从机控制器之间的数据传输，每半个串行时钟周期传输1比特数据，实现了高速率的数据传输。并且，本发明支持单倍速的数据传输，以兼容现有技术的SPI总线系统。

附图说明

图1为串行外围设备接口总线系统较佳实施例的系统架构图。

图2为图1中主机控制器的细化架构图。

图3为图1中从机控制器的细化架构图。

图4为本发明基于串行外围设备接口总线的数据传输方法较佳实施例的示意图。

图5是以两倍速传输数据时连续执行两次写操作的示意图。