[发明专利]晶体管测试装置及方法

权利要求书

1.一种晶体管测试装置，其特征在于，所述装置包括：

路径选择电路，用于接收路径选择信号和输入信号，并根据所述路径选择信号控制所述输入信号的通路；

逻辑门链电路，与所述路径选择电路耦接，用于使信号经过以形成测试后信号；所述逻辑门链电路为级联的偶数个门电路构成的级联电路，其中，所述门电路由待测试的晶体管构成；

输出缓冲器电路，与所述逻辑门链电路和所述路径选择电路分别耦接，用于接收来自所述逻辑门链电路或所述路径选择电路的中间信号并输出经缓冲后的输出结果。

2.根据权利要求1所述的晶体管测试装置，其特征在于，所述路径选择电路包括：

反相器，用于接收所述路径选择信号；

第一或非门，与所述反相器耦接，用于接收经由所述反相器的路径选择信号和输入信号；

第二或非门，用于接收所述路径选择信号和输入信号。

3.根据权利要求1所述的晶体管测试装置，其特征在于，所述待测试的晶体管为CMOS晶体管。

4.根据权利要求3所述的晶体管测试装置，其特征在于，所述门电路还包括与所述CMOS晶体管耦接的扇出负载或长金属连线负载。

5.根据权利要求1所述的晶体管测试装置，其特征在于，所述输出缓冲器电路包括依次级联的或非门和偶数级反相器。

6.一种晶体管测试方法，其特征在于，所述方法包括：

向晶体管测试装置提供路径控制信号和输入信号；所述路径控制信号为高电平时，所述输入信号依次经由路径选择电路的反相器和或非门、逻辑门链电路和输出缓冲器电路，得到第一输出结果；所述路径控制信号为低电平时，所述输入信号经由路径选择电路的或非门和输出缓冲器电路，得到第二输出结果；

根据所述第一输出结果和/或第二输出结果得到待测试的晶体管的待测性能。

7.根据权利要求6所述的晶体管测试方法，其特征在于，所述根据所述第一输出结果和/或第二输出结果得到待测试的晶体管的待测性能的步骤具体为：根据所述第一输出结果与第二输出结果之差除以所述逻辑门链电路的级数所得结果，得到单个门电路的延迟。

8.根据权利要求6所述的晶体管测试方法，其特征在于，当所述第一输出结果为测试电流，所述输入信号的频率为1Hz-1KHz时，根据所述测试电流除以所述逻辑门链电路的级数，得到构成晶体管的NMOS晶体管与PMOS晶体管的关态电流。

9.根据权利要求6所述的晶体管测试方法，其特征在于，当所述第一输出结果为测试电流，所述输入信号的频率大于10KHz时，根据所述测试电流与所述频率的关系，确定有效负载电容。

10.根据权利要求9所述的晶体管测试方法，其特征在于，所述有效负载电容包括本征栅电容和栅覆盖电容。