[发明专利]差分延时链单元及包括其的时间数字转换器

说明书

技术领域

本发明大体涉及测控领域，更具体的涉及一种差分延时链单元及包括其的时间数字转换器。

背景技术

时间间隔测量是当代信息技术研究的一个热点。时间间隔测量广泛用于包括超声波流量仪、高能物理和核物理、各种手持/机载或固定工作的高精度激光测距仪、激光雷达、激光扫描仪、CDMA无线蜂窝系统无线定位、超声波密度仪、超声波厚度仪、涡轮增压器的转速测试仪、张力计、磁致伸缩传感器、飞行时间谱仪等各种领域，以及在天文时间间隔观测、频率和相位信号分析等高精度测试领域也都要用到时间间隔测量。时间测量单元TDC(Time-to-digital converters)是目前广泛采用的一种测量时间间隔的手段，其采用的是传统的测量脉冲宽度的脉冲计数法。但是当两个脉冲的上升测或下降测的时间差为几十到几百ns时，传统的脉冲计数法不再适用，这是因为要测量的脉冲越窄，所需要的时钟频率就愈高，对芯片的性能要求也越高。例如，要求1ns的测量误差时，时钟频率就需要提高到1GHz，在这种情况下，一般的计数器芯片很难正常工作，同时也会带来电路板的布线复杂、材料选择困难及加工难度大等诸多问题。

为克服上述问题，TDC测量单元利用信号通过逻辑门电路的绝对传输时间给出了一种新的时间间隔测量方法，时间间隔由逻辑门的个数来决定，在集成电路工艺中能够容易的实现该方法。但是对于非常小的时间间隔测量，例如量化后为分数的时间间隔测量来说，现有的TDC测量单元不能够准确地进行测量。因此，需要一种新的测量时间间隔的解决方案，进而解决上述相关技术中的问题。

发明内容

本发明的目的在于提供一种测量时间间隔的技术方案，解决现有技术中不能对时间间隔进行精确测量的问题。

根据本发明的第一方面，提供了一种差分延时链单元，包括：

第一与非门电路，其第一输入端接高电平，第二输入端连接至触发器的第一输入端和上一级差分延时链单元的第一与非门电路的输出端，其输出端连接至下一级差分延时链单元的第一与非门电路的第二输入端；

触发器，其第一输入端连接至第一与非门电路的第二输入端，其第二输入端连接至第二与非门电路的第二输入端；

第二与非门电路，其第一输入端连接至高电平，其第二输入端连接至触发器的第二输入端和上一级差分延时链单元的第二与非门电路的输出端，其输出端连接至下一级差分延时链单元的第二与非门电路的第二输入端；

其中，该触发器是D触发器。

其中，第一与非门电路与第二与非门电路均包括第一PMOS晶体管和第二PMOS晶体管，以及第一NMOS晶体管和第二NMOS晶体管。

其中，第一PMOS晶体管的栅极与第一NMOS晶体管的栅极连接至第一与非门的第一输入端，第一PMOS晶体管的源极与第二PMOS晶体管的源极连接至高电平，第一PMOS晶体管的漏极与第二PMOS晶体管的漏极连接至第一NMOS晶体管的源极，第二PMOS晶体管的栅极与第二NMOS晶体管的栅极连接至第一与非门的第二输入端，第一NMOS晶体管漏极连接至第二NMOS晶体管的源极，以及第二NMOS晶体管的漏极接地。

根据本发明的另一个方面，提供了一种时间数字转换器，包括多个差分延时链单元，其特征在于，每个差分延时链单元均包括：

第一与非门电路，其第一输入端接高电平，第二输入端连接至触发器的第一输入端和上一级差分延时链单元的第一与非门电路的输出端，其输出端连接至下一级差分延时链单元的第一与非门电路的第二输入端；

触发器，其第一输入端连接至第一与非门电路的第二输入端，其第二输入端连接至第二与非门电路的第二输入端；

第二与非门电路，其第一输入端连接至高电平，其第二输入端连接至触发器的第二输入端和上一级差分延时链单元的第二与非门电路的输出端，其输出端连接至下一级差分延时链单元的第二与非门电路的第二输入端，

其中，触发器是D触发器。

本发明可以实现对时间间隔的精确测量，并实现了高精度的时间数字转换器。

附图说明

图1是根据本发明实施例的差分延时链单元；

图2是根据本发明实施例的用于差分延时链单元的标准cmos与非门电路示意图；

图3a和图3b是根据本发明实施例的标准cmos与非门其中一个输入端接高电平时另一端对应的放电等效模型；

图4a和图4b是根据本发明实施例的标准cmos与非门其中一个输入端接高电平时另一端对应的充电等效模型

具体实施方式

下面将结合附图来详细说明本发明的实施例。