[发明专利]一种化学机械研磨工艺建模的实验方法

说明书

技术领域

本发明涉及集成电路制造工艺和版图设计技术领域，具体涉及一种化学机械研磨工艺建模的实验方法。

背景技术

化学机械研磨(ChemicalMechanical Polishing，CMP)是集成电路制造中所应用的表面平坦化工艺，是化学腐蚀和机械研磨的组合技术，它借助抛光液的化学腐蚀作用以及超微粒子的研磨作用在被研磨的介质表面上形成光洁平坦表面，该方法既可以获得较完美的表面，又可以得到较高的抛光速率，被公认为是超大规模集成电路阶段最好的晶圆全局平坦化方法。

集成电路(Integrated Circuit，IC)制造技术按照摩尔定律以每18个月集成度提高一倍的速度发展，当集成电路的特征尺寸降到65纳米及以下的时候，IC制造技术遇到了空前的挑战。由于图形密度的不均匀性和不同材质在CMP工序中的不同去除率，导致晶圆表面金属厚度的不均匀性，最终互连线的电气特性与最初设计极为不同，更为严重的是造成短路或断路。CMP过程并不复杂，但是影响工艺的因素很多，在模拟仿真的基础上，开展可制造性设计(DFM，designfor manufacturability)的研究，设计人员利用研磨工艺模型预测铜互连线的平整性，在晶圆制造之前验证其可制造性，反复迭代得到最优化设计，提高了良率，加快产品研发的进程，赢得市场。

工艺建模是通过研究CMP工艺的物理化学机制，得到一套数学表达式，模拟仿真CMP工艺过程，得到研磨后晶圆的表面形貌表征参量，工艺建模过程包括物理模型建立、版图设计、实施实验方法和获得测试数据校正模型。

由于工艺建模比较复杂，目前工业界主流的方法需要大量的测试芯片和多批次的实验获得测量数据，每次往往是获得单点的工艺测量数据，如一定的金属生长厚度和一定的CMP研磨时间等特定工艺条件，这样得到的工艺模型就像一部傻瓜相机，无法准确表征工艺如生长厚度和研磨时间的变化而导致的晶圆表面平坦性的变化，工艺工程师无法用这样的模型去调整和优化实际工艺得到最优化配方；而多批次多芯片的测试实验往往也不是同一时间进行， 不同时间节点由于CMP研磨设备的易耗品使用寿命不同导致反应工艺特征的研磨率特征曲线的巨大差异性，所以不同时间不同工艺条件下的测量数据往往不具有可比性，由此得到的工艺模型的准确性受到严峻挑战。

所以现阶段CMP工艺建模成本非常高，被认可的商用CMP工艺模型很少，因此如何设计测试版图、工艺实施和测试方案，减少流片和测试的次数，从而降低成本至关重要。

发明内容

本发明需要解决的技术问题就在于克服现有技术的缺陷，提供一种化学机械研磨工艺建模的实验方法，它能够节省建模成本和时间。

为解决上述技术问题，本发明采用如下技术方案：

本发明一种化学机械研磨工艺建模的实验方法，所述方法包括下列4个步骤：金属沉积、CMP第1步、CMP第2步和CMP第3步。

所述金属沉积步骤中，金属沉积厚度为正常生长厚度s和正常生长厚度s加减，的厚度为10％-30％正常生长厚度s。

所述CMP第1步的研磨时间为正常研磨时间t₁和正常研磨时间t₁加减Δt₁，Δt₁为10％-20％t₁；所述CMP第2步的研磨时间为正常研磨时间t₂和正常研磨时间t₂加减Δt₂，Δt₂为20％-30％t₂；所述CMP第3步的研磨时间为正常研磨时间t₃和正常研磨时间t₃加减Δt₃，Δt₃为30％-40％t₃。

在金属沉积步骤后，分别使用原子力显微镜测量表面起伏和用扫描电子显微镜测量横截面的厚度。

在CMP第1步后，分别使用原子力显微镜测量表面起伏和用扫描电子显微镜测量横截面的厚度。

在CMP第2步后，分别使用原子力显微镜测量表面起伏和用扫描电子显微镜测量模截面的厚度。

在CMP第3步工艺后，分别使用原子力显微镜测量表面起伏、用扫描电子显微镜测量横截面的厚度、用四端法测量金属线电阻和测试电容。

由本发明所述建模的实验方法和测试方法建立的模型既可以满足设计师用于最优化设计，又能满足工艺工程师用于最优化工艺配方，提高可制造性。

与现有技术相比，本发明技术方案产生的有益效果为：