[实用新型]一种共用单一晶振的时钟电路及数字电视接收终端

权利要求书

1、一种共用单一晶振的时钟电路，包括晶体、连接晶体的主震荡/频率合成器、连接主震荡/频率合成器的从频率合成器，与从频率合成器连接的同时钟域的功能模块，以及连接主震荡器/频率合成器的视频输出模块，其特征在于，还包括一连接主震荡/频率合成器的解调模块。

2、如权利要求1所述的共用单一晶振的时钟电路，其特征在于，还包括一连接在所述主震荡/频率合成器和解调模块之间的从频率合成器。

3、如权利要求2所述的共用单一晶振的时钟电路，其特征在于，所述连接在主震荡/频率合成器和解调模块之间从频率合成器通过PLL电路实现。

4、如权利要求1所述的共用单一晶振的时钟电路，其特征在于，所述晶体和主震荡/频率合成器用于产生主时钟频率，所述从频率合成器用于根据主时钟频率产生适合其功能模块的从时钟频率。

5、如权利要求2所述的共用单一晶振的时钟电路，其特征在于，所述连接在主震荡/频率合成器和解调模块之间的从频率合成器用于根据主时钟率产生适合解调模块的从时钟频率。

6、一种数字电视接收终端，其特征在于，包括一共用单一晶振的时钟电路，所述电路包括晶体、连接晶体的主震荡/频率合成器、连接主震荡/频率合成器的从频率合成器，与从频率合成器连接的同时钟域的功能模块，以及连接主震荡器/频率合成器的视频输出模块和一连接主震荡/频率合成器的解调模块。

7、如权利要求6所述的数字电视接收终端，其特征在于，所述共用单一晶振的时钟电路还包括一连接在所述主震荡/频率合成器和解调模块之间的从频率合成器。

8、如权利要求6所述的数字电视接收终端，其特征在于，所述连接在主震荡/频率合成器和解调模块之间从频率合成器通过PLL电路实现。

9、如权利要求6所述的数字电视接收终端，其特征在于，所述晶体和主震荡/频率合成器用于产生主时钟频率，所述从频率合成器用于根据主时钟频率产生适合其功能模块的从时钟频率。

10、如权利要求7所述的数字电视接收终端，其特征在于，所述连接在主震荡/频率合成器和解调模块之间的从频率合成器用于根据主时钟率产生适合解调模块的从时钟频率。