[实用新型]用于智能家居电子设备的数字信号滤波整形电路

说明书

技术领域

本实用新型涉及电子电路领域，特别涉及一种用于智能家居电子设备的数字信号滤波整形电路。

背景技术

智能家居电子设备在实际应用过程中，信号经过信道传输时，总会受到噪声的干扰。例如，无线通信设备受到室内障碍物、室内同频率通信设备等干扰因素的影响；设备内部板间信号的干扰。数字信号传输过程因为叠加了噪声，通常表现为毛刺。相对有用数字信号，毛刺具有出现时间短和窄的特点，常常造成数据可靠性下降，对电子产品系统运行产生不可预测的危害。

现有技术中，噪声干扰在一定范围内可以用模拟滤波、数字滤波等滤波方法予以纠正。然而在很多单纯数字系统，尤其是数字电路芯片级紧耦合的系统，模拟滤波电路不能很方便的应用到系统中，数字滤波方法成为了必要方式。另外，很多数字滤波电路又过于复杂和庞大，并不适用于通用的滤除毛刺噪声。

在实现本实用新型的过程中，发明人发现：

实际应用中，D触发器和适当的滤波时钟可构成一种简易的数字滤波整形电路，该电路可滤除叠加在输入信号上的毛刺、高频信号。图1为D触发器作为滤波整形电路的仿真结果，D_in是叠加了噪声后的信号，用圈起来的部分为毛刺信号，包括正向脉冲、负向脉冲。当信号输入D触发器后，经过滤波整形后的输出信号为D_out。对比输入信号D_in及输出信号D_out，大部分毛刺被滤除。

但是根据滤波时钟对输入信号采样时，采样点恰好是对应叠加在输入信号中的噪声信号，那么此时的噪声信号(毛刺)将不能被滤除，如图1最后一个圈所对应的位置。并且，毛刺脉冲越宽，噪声就越有机会通过滤波器当作有用信号输出。

实用新型内容

为了解决现有滤波电路在采样沿到来时，采样位置正好对应噪声干扰处而导致该噪声无法被滤除，本实用新型实施例提供了一种用于智能家居电子设备的数字信号滤波整形电路。所述技术方案如下：

一种用于智能家居电子设备的数字信号滤波整形电路，所述电路包括：基于n位移位寄存器的信号采样电路，与所述基于n位移位寄存器的信号采样电路相连的基于逻辑门电路的采样信号状态比较电路，与所述采样信号状态比较电路相连的基于JK触发器的输出判决电路；

所述基于n位移位寄存器的信号采样电路中的n位移位寄存器的位数n为大于等于3的整数，所述n位移位寄存器之间级联。

所述基于n位移位寄存器的信号采样电路包括n级D触发器；

第一级D触发器的输入端D接输入信号；

第二级D触发器的输入端D与所述第一级D触发器的输出端Q相连；

第三级D触发器的输入端D与所述第二级D触发器的输出端Q相连；

依次直到第n级D触发器的输入端D与第n-1级D触发器的输出端Q相连；

各级D触发器的输出端Q、所述各级D触发器的输出端Q的互补输出端QN均与基于逻辑门电路的采样信号状态比较电路的输入端相连。

所述基于逻辑门电路的采样信号状态比较电路包括：第一与门电路和第二与门电路；

所述第一与门电路的输入端与所述各级D触发器的输出端Q分别相连；所述第一与门电路的输出端与所述基于JK触发器的输出判决电路的输入端J相连；

所述第二与门电路的输入端与所述各级D触发器的输出端QN分别相连；所述第二与门电路的输出端与所述基于JK触发器的输出判决电路的输入端K相连。

所述基于n位移位寄存器的信号采样电路为集成电路模块，所述集成电路模块的输入端接输入信号；所述集成电路的输出端与所述基于逻辑门电路的采样信号状态比较电路的输入端相连。

所述集成电路模块为n级D触发器构成的移位寄存器。

所述基于逻辑门电路的采样信号状态比较电路包括：第一或非门电路和第二或非门电路；

所述第一或非门电路的输入端与所述各级D触发器的输出端Q分别相连；所述第一或非门电路的输出端与所述基于JK触发器的输出判决电路的输入端J相连；

所述第二或非门电路的输入端与所述各级D触发器的输出端QN分别相连；所述第二或非门电路的输出端与所述基于JK触发器的输出判决电路的输入端K相连。

所述电路包括：3级D触发器，与所述3级D触发器相连的具有3个J输入端、3个K输入端的JK触发器；

所述3级D触发器之间级联；所述各级D触发器的输出端Q与所述JK触发器的3个输入端J分别相连；所述各级D触发器的输出端Q的互补端QN与所述JK触发器的3个输入端K分别相连。

所述电路还包括：与所述n位移位寄存器的时钟输入端和所述基于JK触发器的输出判决电路的时钟输入端相连的时钟源。