[实用新型]一种传输芯片的测试装置和测试控制装置

说明书

技术领域

本实用新型涉及测试技术，尤其涉及一种传输芯片的测试装置和测试控制装置。 

背景技术

验证和测试在芯片开发中发挥了重要作用，并已经成为开发流程中必不可少的环节。当前，芯片的设计、测试和制造等方面的困难与问题正在逐步增加，有些还变得日益尖锐。随着当前芯片性能及复杂程度的不断提高，各种之前不曾出现的缺陷对传统测试方法提出了新的挑战，制造商需要制定新的测试策略；同时由于集成电路器件平均价格的持续降低，利润率也在不断下降，制造商们必须充分考虑测试成本与经济性。 

现有技术中，测试信号由具体的设备、仪表产生，结果的验证也往往依赖于仪表，或仅仅是通过可编程器件转换为测试芯片所需要的信号，这种测试装置通用性较低，一种测试装置对应一种仪表，仅能测试一种芯片，这样就造成测试成本加大，测试的灵活性较差。 

实用新型内容

本实用新型要解决的主要技术问题是，提供一种通用的传输芯片的测试装置； 

本实用新型还要解决的技术问题是，提供一种自动化的测试控制装置。 

为解决上述技术问题，本实用新型提供一种传输芯片的测试装置，包括： 

可编程设备，用于产生根据测试用例构造发送给待测芯片的测试数据，根据待测芯片对所述测试数据处理并返回的结果给出测试报告。 

其中所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项、所述待测试芯片测试功能项对应的输出预期值。 

其中所述可编程设备包括FPGA，所述FPGA用于接收测试数据并根 据测试用例对所述测试数据进行转化。 

其中所述可编程设备还包括处理器，用于根据所述测试用例中的可编程设备的配置项配置所述FPGA；所述FPGA还用于接收所述处理器的配置并根据所述测试用例中的待测芯片的工作配置参数、测试功能项构造所述测试数据。 

所述装置，还包括与待测芯片连接的拉偏时钟信号单元，用于测试待测芯片时钟拉偏性能。 

所述拉偏时钟信号单元还用于给待测芯片输入拉偏的时钟信号，所述装置还用于通过所述可编程设备测试待测芯片业务运行是否正常，如果正常，则继续加大时钟信号的频偏，直到待测芯片业务运行不正常为止。 

所述装置，还包括与所述待测芯片连接的可调压电源模块，用于向待测芯片提供所需的电压，所述可编程设备还用于根据所述电压对应的测试到的电流，获得所述待测芯片的功耗。 

所述装置，还用于测试待测芯片与处理器接口能力。 

所述处理器的控制接口通过所述FPGA与待测芯片对接，所述FPGA还用于根据待测试芯片的接口时序，对处理器的接口时序进行构造/转化，所述处理器还用于对待测芯片的寄存器完成反复读写，验证待测芯片与所述处理器接口的时序是否正常。 

为解决上述技术问题，本实用新型还提供一种传输芯片的测试控制装置，用于根据测试用例采用上述测试装置自动完成测试； 

读取测试用例，所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项、所述待测试芯片测试功能项对应的输出预期值； 

根据测试用例中的可编程设备的配置项配置所述可编程设备； 

下发待测试芯片的工作配置参数、测试功能项； 

根据获得测试芯片的工作配置参数对待测芯片进行配置； 

根据测试功能项启动测试； 

生成测试用例测试报告。 

本实用新型的有益效果是： 

(1)本实用新型可以在不依赖仪表的条件下，由可编程设备根据测试用例构造测试数据，测试结果回传到可编程设备，由其判断结果的正确性，从而实现对芯片的通用测试。 

(2)本实用新型采用FPGA，可进一步提高测试的灵活性。 

(3)本实用新型通过对芯片电压工作范围、功耗、时钟的偏移的测试，实现了对芯片性能的测试，从而提高了测试的全面性。 

(4)本实用新型对测试过程的控制使得测试执行得以全面自动化，提高了测试效率，降低了测试成本。 

(5)本实用新型易于实施，扩展方便。 

附图说明

图1为根据本实用新型测试装置一个实施例的测试装置结构示意图； 

图2为根据本实用新型测试装置另一个实施例的测试装置结构示意图； 

图3为根据本实用新型测试装置又一个实施例的测试装置结构示意图； 

图4为根据本实用新型测试装置再一个实施例的测试装置结构示意图； 

图5为基于本实用新型测试装置一个实施例进行性能测试的流程图；