[实用新型]存储器写保护电路

说明书

技术领域

本实用新型涉及存储器电路技术，更具体地说，涉及一种存储器写保护电路。

背景技术

传统电路存储器件的写保护通常采用系统MCU的I/O口或者控制器的专用口进行写保护。单独用MCU的I/O口控制的写保护，在系统上电瞬间，由于上电瞬间MCU还没有完成初始化，I/O口还没有受控时，存储器件没有写保护，在上电瞬间，存储器内数据可能丢失。控制器专用口也存在上电瞬间，控制口可能状态不确定，系统上电瞬间，由于没有写保护可能导致存储器数据丢失。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术单独采用系统MCU的I/O口或控制器的专用口进行写保护，在系统上电瞬间存储器没有写保护的缺陷，提供一种存储器的写保护电路。

本实用新型解决其技术问题所采用的技术方案是：构造一种存储器写保护电路，包括系统复位电路、系统MCU以及写保护控制电路，存储器的读写控制端口通过写保护控制电路分别与系统复位电路和系统MCU的IO控制口相连接，系统复位电路用于在系统上电瞬间输出脉冲信号，系统MCU用于输出控制信号。

在本实用新型所述的存储器写保护电路中，所述写保护控制电路为与门电路，与门电路的两个输入端分别与系统MCU的IO控制口和系统复位电路相连接。

在本实用新型所述的存储器写保护电路中，所述系统复位电路用于在系统上电瞬间输出低电平脉冲信号。

在本实用新型所述的存储器写保护电路中，所述存储器为低电平写保护存储器。

在本实用新型所述的存储器写保护电路中，所述与门电路包括第一电阻、第二电阻、第三电阻、第一三极管和第二三极管，所述系统MCU的IO控制口通过第一电阻与第一三极管的基极相连接，第一三极管的集电极通过第二电阻与第二三极管的基极相连接、第一三极管的发射极接地，第二三极管的发射极与系统复位电路相连接、第二三极管的集电极通过第三电阻接地、第二三极管的集电极与存储器相连接。

实施本实用新型的存储器写保护电路，具有以下有益效果：采用系统复位电路和系统MCU输出两路控制信号、采用写保护控制电路对这两路控制信号进行逻辑运算、并将运算后的输出信号作为存储器的写保护信号，可确保存储器在上电瞬间也处于写保护状态，可更好的确保存储器内数据不被擦写，提高系统的可靠性。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是本实用新型存储器写保护电路一实施例的结构示意图；

图2是本实用新型存储器写保护电路一实施例的电路图。

具体实施方式

如图1所示，存储器写保护电路，包括系统复位电路1、系统MCU2、写保护控制电路3。存储器4的读写控制端口通过写保护控制电路3分别与系统复位电路1和系统MCU2相连接，系统复位电路1用于在系统上电瞬间输出脉冲信号，系统MCU2用于输出控制信号。

如图2所示，为存储器写保护电路一实施例的电路图。在本实施例中写保护控制电路3为与门电路，与门电路的两个输入端分别与系统MCU2的IO控制口和系统复位电路1相连接，与门的输出端与存储器4相连接。所述系统复位电路1用于在系统上电瞬间输出低电平脉冲信号，所述存储器4为低电平写保护存储器。

其中写保护控制电路3包括，第一电阻R1、第二电阻R2、第三电阻R3、第一三极管V1和第二三极管V2。其中，第一三极管V1为NPN型三极管、第二三极管V2为PNP型三极管。所述系统MCU2的IO控制口通过第一电阻R1与第一三极管V1的基极相连接，第一三极管V1的集电极通过第二电阻R2与第二三极管V2的基极相连接、第一三极管V1的发射极接地，第二三极管V2的发射极与系统复位电路1相连接、第二三极管V2的集电极通过第三电阻R3接地、第二三极管V2的集电极与存储器相4的读写控制端口相连接。

在系统上电瞬间，复位电路1输出一低电平脉冲信号，第二三极管V2截止，此时系统MCU2的IO控制口为高阻状态，通过IO口外的上拉电路，第一三极管V1导通，存储器4的读写控制端口接低电平信号，存储器4处于写保护状态。系统上电结束后复位电路1输出为高电平信号，第二三极管V2导通，可以控制系统MCU2的IO控制口输出低电平信号，使第一三极管V1截止，从而保证存储器4的读写控制端口接低电平信号，使存储器4处于写保护状态。所以本实用新型所公开的存储器写保护电路可以很好的实现写保护问题。

以上所述仅为本实用新型的优选实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则内所作的任何修改、等同替换或改进等，均应包含在本实用新型的保护范围内。