[实用新型]并口通信的网络税控器

权利要求书

1.一种并口通信的网络税控器，包括主控芯片和并口，其特征在于：在所述主控芯片与并口之间连接有一FPGA逻辑芯片；所述FPGA逻辑芯片一方面将主控芯片发送的数据转换为标准并口定义所要求的数据信号和控制信号，传输至所述的并口，另一方面将通过并口接收到的信号转换为主控芯片所支持的数据格式传输至所述的主控芯片。

2.根据权利要求1所述的并口通信的网络税控器，其特征在于：所述FPGA逻辑芯片通过逻辑驱动电路连接所述的并口。

3.根据权利要求1或2所述的并口通信的网络税控器，其特征在于：所述主控芯片通过数据总线连接所述的FPGA逻辑芯片。

4.根据权利要求3所述的并口通信的网络税控器，其特征在于：在所述数据总线中包括数据信号线、地址信号线、读控制信号线、写控制信号线、片选信号线和复位信号线，分别对应连接在主控芯片与FPGA逻辑芯片的相应GPIO口之间。

5.根据权利要求4所述的并口通信的网络税控器，其特征在于：所述FPGA逻辑芯片通过其2路GPIO口产生并输出发送数据空中断信号和接收数据满中断信号，传输至主控芯片的2路GPIO口。

6.根据权利要求5所述的并口通信的网络税控器，其特征在于：所述FPGA逻辑芯片为嵌入软核处理器的可编程逻辑芯片，利用其GPIO口生成标准并口定义所要求的数据信号和控制信号连接所述的逻辑驱动电路。

7.根据权利要求6所述的并口通信的网络税控器，其特征在于：在所述逻辑驱动电路与并口的连接线路上连接有防静电电路。

8.根据权利要求7所述的并口通信的网络税控器，其特征在于：在所述逻辑驱动电路与并口的连接线路中，用于传输控制信号的连线上连接有电平上拉电路。

9.根据权利要求8所述的并口通信的网络税控器，其特征在于：所述并口包括两路，所述FPGA逻辑芯片利用其34路GPIO口产生两路并口所需的2组8位数据信号和9路控制信号，传输至两路并口的相应管脚。

10.根据权利要求9所述的并口通信的网络税控器，其特征在于：所述两路并口的接地管脚连接网络税控器中系统电路的地线。