[实用新型]并口通信的网络税控器

说明书

技术领域

本实用新型属于税控设备技术领域，具体地说，是涉及一种可支持并口通信的网络税控器。

背景技术

网络税控器是目前的新兴产品，是一种用来监控POS系统打印发票信息数据的专用设备。网络税控器不仅需要通过互联网络与分散在不同区域的POS终端设备连接通信，以实现网络税控器对各POS终端设备的统一监控及数据采集和管理功能；而且还需要与本地的某些输出设备相连接，比如打印机、计算机等，以实现数据的导出等功能。为了方便网络税控器与打印机、计算机等需要并口通信的本地设备连接通讯，在网络税控器上需要设计至少一路并行接口。目前的标准并口一般都定义有25根引脚，通过网络税控器内部的主控芯片按照标准并口定义生成并行数据，通过主控芯片传输至外部设备。为了实现主控芯片与并行接口的连接通信，传统的电路设计都是需要采用具有并口的集成芯片作为主控芯片来设计系统电路，不仅限制了系统电路设计的灵活性，而且增加了硬件成本。

基于此，如何利用任何一种主控芯片都具备的普通GPIO口来实现并口通讯功能，以提高系统电路设计的灵活性，是本实用新型所要解决的主要问题。

实用新型内容

本实用新型的目的在于提供一种通过可编程逻辑器件FPGA实现并口通信功能的网络税控器，以摆脱在系统电路设计时对主控芯片类型选择上的限制，进而提高系统电路设计的灵活性，降低硬件电路成本。

为了解决上述技术问题，本实用新型采用以下技术方案予以实现：

一种并口通信的网络税控器，包括主控芯片和并口，在所述主控芯片与并口之间连接有一FPGA逻辑芯片；所述FPGA逻辑芯片一方面将主控芯片发送的数据转换为标准并口定义所要求的数据信号和控制信号，传输至所述的并口，另一方面将通过并口接收到的信号转换为主控芯片所支持的数据格式传输至所述的主控芯片。

进一步的，为了提高并行通讯信号传输的可靠性，所述FPGA逻辑芯片通过逻辑驱动电路连接所述的并口，通过逻辑驱动电路对并行通讯信号进行放大处理。

又进一步的，所述主控芯片通过数据总线连接所述的FPGA逻辑芯片。

其中，在所述数据总线中包括数据信号线、地址信号线、读控制信号线、写控制信号线、片选信号线和复位信号线，分别对应连接在主控芯片与FPGA逻辑芯片的相应GPIO口之间。

再进一步的，所述FPGA逻辑芯片通过其2路GPIO口产生并输出发送数据空中断信号和接收数据满中断信号，传输至主控芯片的2路GPIO口，以通知主控芯片执行数据的收发操作。

更进一步的，所述FPGA逻辑芯片为嵌入软核处理器的可编程逻辑芯片，利用其GPIO口生成标准并口定义所要求的数据信号和控制信号。

为了防止静电对系统电路产生干扰，优选在所述逻辑驱动电路的输出端与并口连接线路上增设防静电电路。

为了进一步确保信号传输的可靠性，优选在所述逻辑驱动电路与并口的连接线路上增设电平上拉电路，对通过逻辑驱动电路输出的高电平信号进行电位上拉。优选将所述电平上拉电路连接在所述逻辑驱动电路与并口的连接线路中用于传输控制信号的连线上。

优选的，在所述网络税控器上优选设置两路并口，所述FPGA逻辑芯片利用其34路GPIO口产生两路并口所需的2组8位数据信号和9路控制信号，传输至两路并口的相应管脚。

其中，所述两路并口的接地管脚连接网络税控器中系统电路的地线。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型的网络税控器通过FPGA逻辑芯片产生标准并口定义所要求的数据信号和控制信号，以实现网络税控器的并口通信功能，从而摆脱了对主控芯片类型选择上的限制，技术人员可以采用不具备并行接口的集成芯片作为主控芯片来设计系统电路，从而方便了技术人员的电路设计。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1是本实用新型所提出的网络税控器中并行通信电路的一种实施例的结构示意图；

图2是图1所示并行通信电路中FPGA逻辑芯片外围电路的一种实施例的电路原理图；

图3是图1所示并行通信电路中逻辑驱动电路的一种实施例的电路原理图；

图4是图1所示并行通信电路中并口电路的一种实施例的电路原理图。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细地描述。