[实用新型]闪存芯片堆栈结构

说明书

技术领域

本实用新型涉及一种闪存芯片堆栈结构，尤指一种可使各晶粒达到易于进行线路布局、易于生产管理、降低制作成本及符合订制化需求的功效者。

背景技术

按，一般已用闪存晶粒是于一面上设有电源接脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚，而当进行各记忆晶粒堆栈封装时，依所需以打线的方式将各接脚的脚位相互连接，藉以达到记忆晶粒的封装。

但是由于已用的记忆晶粒堆栈封装以打线的方式将各接脚的脚位相互连接，虽然接线方式较具有弹性，但对于记忆芯片颗粒的堆栈封装而言，则需在该记忆晶粒的整个晶圆上依不同的层叠制作出不同的线路，使得制作生产晶圆时所用的光罩设计较为复杂，而增加生产管理的难度，并使得制作成本增加，更无法依据客户的特殊需求进行制作。

实用新型内容

本实用新型的主要目的在于，提供一种闪存芯片堆栈结构，其可使各晶粒达到易于进行线路布局、易于生产管理、降低制作成本及符合客制化需求的功效。

为达上述目的，本实用新型所采用的第一种技术方案为：一种闪存芯片堆栈结构，其包括：一控制单元；以及多数相互堆栈的晶粒，且各晶粒两面上分别设有多数相互导通的电源接脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚，各电源接脚、接地接脚及输入/出接脚相互并联后与控制单元连接，而各选择接脚及待命/忙碌接脚分别直接与控制单元连接，且选择接脚及待命/忙碌接脚之间分别连接有导线部，可于各晶粒布局时依不同层叠将所需的导线部加以断开。

为达上述目的，本实用新型所采用的第二种技术方案为：一种闪存芯片堆栈结构，其包括：一控制单元；以及多数相互堆栈的晶粒，且各晶粒两面上分别设有多数相互导通的电源接脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚，各电源接脚、接地接脚及输入/输出接脚相互并联后与控制单元连接，而各选择接脚及待命/忙碌接脚分别直接与控制单元连接，且选择接脚及待命/忙碌接脚之间分别连接有断线部，可于各晶粒布局时依不同层叠将所需的断线部加以连接。

本实用新型的进一步改进为：上述两种方案中的控制单元为控制芯片。

本实用新型的进一步改进为：各晶粒为闪存晶粒。

本实用新型的进一步改进为：各晶粒两面上的各电源接脚、接地接脚、输入/出接脚、选择接脚及待命/忙碌接脚连接分别以设于侧缘导通部相互导通。

本实用新型的进一步改进为：各导线部以激光切断方式加以断开。

与现有技术相比，本实用新型所具有的有益效果为：本实用新型各晶粒两面上分别设有多数相互导通的电源接脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚，各电源接脚、接地接脚及输入/输出接脚相互并联后与控制单元连接，而各选择接脚及待命/忙碌接脚分别直接与控制单元连接，且选择接脚及待命/忙碌接脚之间分别连接有导线部，可于各晶粒布局时依不同层叠将所需的导线部加以断开；另亦可于各选择接脚及待命/忙碌接脚之间分别连接有断线部，可于布局将所需的断线部加以连接，使各晶粒达到易于进行线路布局、易于生产管理、降低制作成本及符合客制化需求的功效。

附图说明

图1为本实用新型第一实施例的立体分解示意图。

图2为本实用新型第一实施例的方块示意图。

图3为本实用新型第一实施例的选择接脚及待命/忙碌接脚连接状态示意图。

图4为本实用新型第一实施例的选择接脚及待命/忙碌接脚断开状态示意图。

图5为本实用新型第二实施例的选择接脚及待命/忙碌接脚断开状态示意图。

图6为本实用新型第二实施例的选择接脚及待命/忙碌接脚连接状态示意图。

标号说明

控制单元1

晶粒2

电源接脚21

接地接脚22

输入/输出接脚23

选择接脚24

待命/忙碌接脚25

导线部26

导通部27

断线部28

导体29

具体实施方式

请参阅图1、图2、图3及图4所示，分别为本实用新型第一实施例的立体分解示意图、本实用新型第一实施例的方块示意图、本实用新型第一实施例的选择接脚及待命/忙碌接脚连接状态示意图及本实用新型第一实施例的选择接脚及待命/忙碌接脚断开状态示意图。如图所示：本实用新型为一种闪存芯片堆栈结构，其至少由一控制单元1以及多数晶粒2所构成。

上述所提的控制单元1可为控制芯片。