[发明专利]存储器系统

权利要求书

1.一种存储器系统，其包括非易失性存储器、控制所述非易失性存储 器的控制电路、控制所述控制电路的MPU、以及执行与主机通信的接口电 路，其中

所述控制电路包括：

读取单元，其将读取使能信号输出至所述非易失性存储器以读取数据；

延迟单元，其使通过返回所述读取使能信号而获得的信号延迟且输出 所述信号作为时钟；以及

锁存单元，其通过使用从所述延迟单元输出的所述时钟而锁存并输出 从所述非易失性存储器读取的所述数据，

其中所述延迟单元能够可变地设定延迟量，且

所述存储器系统还包括修整测试单元，所述修整测试单元在生产时执 行修整测试，并基于测试结果来设定所述延迟单元的所述延迟量。

2.根据权利要求1的存储器系统，其中所述延迟单元包括：

寄存器单元，其可被任意设定；

多个串联连接的延迟元件；以及

选择单元，其基于所述寄存器单元的寄存器值而在所述延迟元件当中

选择一延迟元件来连接，从而选择所述延迟量。

3.根据权利要求2的存储器系统，其中所述寄存器单元的所述寄存器 值由所述MPU设定。

4.根据权利要求1的存储器系统，其中所述读取使能信号在ASIC上 被返回，在所述ASIC中并入有所述控制电路、所述MPU和所述接口电 路。

5.根据权利要求1的存储器系统，其中所述读取使能信号在系统板上 被返回，在所述系统板中并入有ASIC和所述非易失性存储器。

6.根据权利要求1的存储器系统，其中所述修整测试单元包括：

修整数据写入单元，其将修整数据写入所述非易失性存储器中；

比较单元，其读取写入所述非易失性存储器中的所述修整数据，同时 改变所述延迟单元的所述延迟量，并比较所写入的修整数据与所读取的修 整数据；以及

延迟量判定单元，其基于数据比较结果来判定所述延迟单元的所述延 迟量。

7.根据权利要求1的存储器系统，其中所述修整测试单元包括：

修整数据写入单元，其将错误校正码添加到修整数据，并将所述数据 写入所述非易失性存储器中；

错误校正单元，其读取写入所述非易失性存储器中的所述修整数据， 同时改变所述延迟单元的所述延迟量，并通过使用所述错误校正码而对所 读取的修整数据执行错误校正；以及

延迟量判定单元，其基于由所述错误校正单元获得的错误校正结果来 判定所述延迟单元的所述延迟量。

8.根据权利要求1的存储器系统，其中所述修整测试单元包括：

修整数据写入单元，其将错误校正码添加到修整数据，并将所述数据 写入所述非易失性存储器中；

错误校正单元，其读取写入所述非易失性存储器中的所述修整数据， 同时改变所述延迟单元的所述延迟量，并通过使用所述错误校正码而对所 读取的修整数据执行错误校正；

比较单元，其在由所述错误校正使用的错误校正位的数目小于允许的 位数目时，比较所写入的修整数据与所读取的修整数据；以及

延迟量判定单元，其基于数据比较结果来判定所述延迟单元的所述延 迟量。