[发明专利]使用自动产生屏蔽与多重屏蔽层图案化单一集成电路层

权利要求书

1.一种用于转移一电路设计布局至一集成电路(IC)层的方法，

该方法包括：

使用一分辨率增强技术(RET)以于一第一屏蔽层中定义一或多个微细线路图案，

其中该第一屏蔽层是形成在所述集成电路层上，

其中各微细路线图案的每一个特征所具有的一维度小于用于定义该微细线路图案的一光波长，

其中各微细线路图案的一线距小于或等于该波长；

移除或标定该微细线路图案的移除部分，以及保护在该第一屏蔽层中所定义的该微细线路特征的所需特征，其中对移除部分的移除或标定包括撷取该集成电路层的一所需布局，并仅于沿着该所需布局中一临界维度的方向上扩展该所需布局的各布局特征；

图案化该第一屏蔽层，藉以形成一图案化的第一屏蔽层；

在该图案化的第一屏蔽层的上方形成一第二屏蔽层；

在该第二屏蔽层中定义该电路设计布局的多个粗略特征，其中至少一粗略特征是为连接两个微细线路特征而形成；

图案化该第二屏蔽层；以及

利用由该图案化的第一屏蔽层与该图案化的第二屏蔽层所形成的一复合屏蔽来图案化该集成电路层。

2.如权利要求1所述的方法，其中将各布局特征扩展膨胀值/2

(Bloat/2)的一数量，其中

T≤Bloat/2≤Pmin-Fmin-T

其中T为一屏蔽错准容限，Pmin为该所需布局的一最小线距，而Fmin为该临界维度。

3.如权利要求1所述的方法，其中定义该多个粗略特征包括撷取该所需布局、进行一收缩操作直到在该所需布局上的任何微细线路特征消失为止、及对一收缩的布局进行一成长程序，使得任何粗略特征具有与该所需布局的一尺寸实质相同的一尺寸，其中该收缩及成长操作是仅在与该微细线路特征的一临界特征正交的方向中进行。

4.如权利要求1所述的方法，其中该分辨率增强技术包括一相移光罩(PSM)、干涉式微影、奈米压印式微影、以及间隔物微影其中之一。

5.如权利要求1所述的方法，其中该图案化该第一屏蔽层的步骤包括一光阻显影以及一光阻显影与蚀刻的组合其中之一。

6.如权利要求1所述的方法，其中该第二屏蔽层是一光阻层。

7.如权利要求1所述的方法，其中定义该多个粗略特征的步骤是使用一粗略屏蔽进行，其中，根据特定粗略特征的一尺寸与一形状，对该粗略特征屏蔽进行一或多次分辨率增强技术。

8.如权利要求1所述的方法，其中图案化该集成电路层包括蚀刻该集成电路层。

9.如权利要求8所述的方法，还包括：在图案化该集成电路层之后，至少移除该第一与第二屏蔽层的光阻层。

10.如权利要求9所述的方法，还包括：在移除光阻层之后，移除用于该第一与第二屏蔽层中、但非集成电路组件制造所需的任何其他层。

11.一种用于一微影制程以图案化多重屏蔽层的屏蔽组，该多重屏蔽层用于图案化一集成电路层，该屏蔽组包括：

一第一屏蔽，仅用于定义一第一屏蔽层中的微细线路特征，其中各微细线路特征具有的一维度小于用以定义该微细线路特征的一光波长；

一第二屏蔽，用于移除或标定该微细线路特征的移除部分，其中该第二屏蔽包括膨胀的特征，每一个膨胀的特征与一所需布局的一布局特征相对少一个布局特征包括一微细线路特征与一粗略特征；以及

一第三屏蔽，用于在一第二屏蔽层中定义该集成电路层的多个粗略特征，该第二屏蔽层是形成在一图案化的第一屏蔽层上，其中至少一粗略特征是为连接两个微细线路特征而形成。

12.根据权利要求第11项所述的屏蔽组，其中各布局特征被扩展膨

胀值/2(Bloat/2)的一数量，其中

T≤Bloat/2≤Pmin-Fmin-T

其中T为一屏蔽错准容限，Pmin为该所需布局的一最小线距，而Fmin为该临界维度。

13.如权利要求11所述的屏蔽组，其中该多个粗略特征是从该所需

布局利用一收缩/成长操作而得，每一个粗略特征仅收缩/成长于与该微细线路特征的一临界维度正交的方向。

14.如权利要求11所述的屏蔽组，其中该第一屏蔽包括相移区域。