[发明专利]具有减小的电荷通量的非易失性存储器

权利要求书

1.一种方法，包括：

使用第一通量对集成电路的第一非易失性存储器(NVM)位进行编程/擦除循环，其中，所述第一NVM位具有第一跨导；以及

使用第二通量对所述集成电路的第二NVM位进行编程/擦除循环，其中，所述第二NVM位具有第二跨导，并且其中，所述第一跨导大于所述第二跨导并且所述第二通量大于所述第一通量。

2.根据权利要求1所述的方法，其中，对第一NVM位进行编程/擦除循环的步骤的特征还在于，所述第一NVM位包括用于读取的并行联接的多个NVM单元。

3.根据权利要求2所述的方法，其中，对第一NVM位进行编程/擦除循环的步骤的特征还在于，分别对所述多个NVM单元中的每个单独进行编程。

4.根据权利要求3所述的方法，其中，对第一NVM位进行编程/擦除循环的步骤的特征还在于，同时对所述多个NVM单元进行擦除。

5.根据权利要求4所述的方法，还包括单独读取所述多个NVM单元中的每个NVM单元。

6.根据权利要求2所述的方法，其中，对第一NVM位进行编程/擦除循环的步骤的特征还在于，所述多个NVM单元包括具有永久连接在一起的漏极的晶体管。

7.根据权利要求1所述的方法，其中

对第一NVM位进行编程/擦除循环的步骤的特征还在于，所述第一NVM位包括具有第一沟道宽度的第一晶体管；以及

对第二NVM位进行编程/擦除循环的步骤的特征还在于，所述第二NVM位包括具有第二沟道宽度的第二晶体管；以及

所述第一沟道宽度大于所述第二沟道宽度。

8.根据权利要求7所述的方法，其中：

对第一NVM位进行编程/擦除循环的步骤的特征还在于，所述第一晶体管具有第一纳米晶贮存层；以及

对第二NVM位进行编程/擦除循环的步骤的特征还在于，所述第二晶体管具有第二纳米晶贮存层。

9.根据权利要求8所述的方法，其中，对第一NVM位进行编程/擦除循环的步骤的特征还在于，从所述第一纳米晶层去除电子，以实现所述第一NVM位的擦除，以及向所述第一纳米晶层增加电子，以实现所述第一NVM位的编程。

10.根据权利要求1所述的方法，其中：

对第一NVM位进行编程/擦除循环的步骤的特征还在于，所述第一NVM位在第一存储器阵列中处于第一扇区中；以及

对第二NVM位进行编程/擦除循环的步骤的特征还在于，所述第二NVM位在所述第一存储器阵列中处于第二扇区中。

11.一种存储器，包括：第一非易失性存储器(NVM)位，所述第一NVM位具有第一跨导；第二NVM位，所述第二NVM位具有小于所述第一跨导的第二跨导；以及

编程/擦除电路，所述编程/擦除电路与所述第一NVM位和所述第二NVM位联接，使用第一通量对所述第一NVM位进行编程/擦除循环，并使用第二通量对所述第二NVM位进行编程/擦除循环，其中所述第一通量小于所述第二通量。

12.根据权利要求11所述的存储器，其中，所述第一NVM位包括与存储器阵列的多个位线联接的多个NVM单元，所述存储器还包括：

列选择电路，所述列选择电路与所述多个位线联接；以及

地址解码器，所述地址解码器与所述列选择电路联接，接收地址信号，并且响应于表示选择了所述第一NVM位的地址信号将所述多个位线联接在一起。

13.根据权利要求12所述的存储器，还包括地址匹配电路，所述地址匹配电路与所述地址解码器联接，确定所述地址解码器是否将所述多个位线联接在一起。

14.根据权利要求13所述的存储器，还包括感应放大器，其中，所述地址匹配电路引导所述列选择电路，以响应于构造信号只将所述多个位线中的一个位线联接到所述感应放大器。

15.根据权利要求12所述的存储器，其中，所述多个NVM单元中的每个具有第一沟道宽度，并且所述第二NVM位包括具有所述第一沟道宽度的晶体管。