[发明专利]外围模块寄存器访问方法和装置

说明书

技术领域

本发明的主题内容的实施例涉及用于访问外围模块的寄存器的方法和装置，并且更具体地，涉及用于较高位宽的处理元件访问外围模块的较低位宽的数据寄存器的方法和装置。

背景技术

一种典型的处理架构包括适于执行软件指令的处理元件(例如，处理器核心)，这些软件指令可以导致处理器核心和外围模块的数据寄存器之间的数据传输。在一些情况中，架构可以包括较高位宽的处理器核心和具有较低位宽的数据寄存器的外围模块。例如，特定的处理架构可以被设计为包括32位处理器核心，其可以执行用于将32位数据值写入到外围模块的8位宽的写入寄存器的软件。在该情况中，软件可以将32位数据值分解为四个8位字节，并且可以执行针对外围模块地址的四次连续的均为一字节的写入数据传输。相似地，为了从具有8位宽的读取寄存器的外围模块寄存器读取32位数据值，软件可以执行来自外围模块地址的四次连续的均为一字节的读取数据传输，并且可以将这四个字节合并以产生32位数据值。

每个访问指令消耗处理器核心周期，并且因此为了在较高位宽的处理器核心和具有较低位宽的数据寄存器的外围模块之间传输数据而进行多次访问是固有地低效率的。然而，某些设计参数(例如，关于在新的和较旧的处理器核心上执行的软件的向后兼容性，以及例如，具有较低位宽的数据寄存器的外围模块的相对小的物理尺寸)继续迫使架构开发人员将具有较低位宽的数据寄存器的从外围模块并入具有较高位宽的处理器核心的处理架构。对于增加处理架构性能的期望，所需要的是如下方法和装置，其在提供关于可以在新的和较旧的处理器核心上执行的软件的向后兼容性的同时，适于实现较高位宽的处理器核心和外围模块的较低位宽的数据寄存器之间的更高效的数据传输。

附图说明

图1图示了根据示例性实施例的电子系统的简化框图；

图2图示了根据示例性实施例的外围模块的简化框图；

图3图示了根据示例性实施例的用于写入外围模块的数据寄存器的方法的流程图；

图4图示了根据示例性实施例的用于读取外围模块的数据寄存器的方法的流程图；

图5图示了根据示例性实施例的循环冗余校验(CRC)模块的简化框图；以及

图6图示了根据示例性实施例的与生成CRC值结合执行的写入和读取数据传输相关的各种信号的时序图。

具体实施方式

这里描述的实施例包括用于从各种类型的外围模块中的数据寄存器读取数据和/或向其写入数据的方法和装置。如下文将详细解释的，对于包含具有y位编程模型资源(例如，数据寄存器)的外围模块和x位处理元件(例如，处理器核心)的电子系统(例如，芯片)配置，其中x大于y，使用如下实施例可以提高系统性能，该实施例包括外围模块中的映射到现有的y位编程模型资源的额外的x位编程模型位置。例如，在其中y＝8和x＝32的系统中，根据实施例，通过在外围模块的编程模型中包括一个或多个32位位置，可以获得优于传统系统的提高的外围性能，其中外围模块将新的32位位置映射到现有的8位编程模型资源。

各种实施例可以在许多系统架构中的任何系统架构中实现，并且图1图示了根据特定示例性实施例的电子系统100的简化框图。如图1的示例性实施例图示的，用于访问外围模块中的数据寄存器的电子系统可以包括作为处理元件的处理器核心(例如，处理器核心102)。将理解，其他电子系统实施例可以包括其他类型的处理元件，其中“处理元件”可以被定义为适于执行发起处理元件和外围模块之间的数据传输的软件指令的可编程硬件模块。例如，处理元件可以是选自如下组的硬件模块，所述组包括：处理器核心、非核心处理元件、直接存储器访问(DMA)单元、和/或可编程且适于执行发起处理元件和外围模块之间的数据传输的软件指令的其他硬件模块。因此，尽管这里的附图和描述可能会讨论其中电子系统包括处理器核心的实施例，但是将理解，实施例的范围包括具有其他类型的处理元件的电子系统。

现在参照图1和特定的示例性实施例，电子系统100包括一个或多个处理器核心102(或其他处理元件)，一个或多个系统总线控制器104，系统总线106、107，一个或多个外围模块122、123、124，外围总线126、中断控制器外围模块134、和/或一个或多个存储器块(例如，闪存阵列150和随机存取存储器152)。尽管电子系统100被图示为具有单个处理器核心102，但是在其他实施例中电子系统可以包括多个处理器核心。此外，尽管图示了三个外围模块122～124，但是在其他实施例中电子系统可以具有更多或更少的外围模块。