[发明专利]陶瓷多层基板的制造方法及陶瓷多层基板

说明书

技术领域

本发明涉及陶瓷多层基板的制造方法及陶瓷多层基板，更具体地涉及内置芯片型陶瓷电子元器件的陶瓷多层基板的制造方法及陶瓷多层基板。

背景技术

作为现有的这类技术，在专利文献1中记载了内置电子元器件的多层陶瓷基板的技术，在专利文献2中记载了多层陶瓷基板及其制造方法。

专利文献1中所记载的内置电子元器件的多层陶瓷基板包括：多层陶瓷基板；被收容在由多层陶瓷基板内的凹部或贯通孔形成的空间内的芯片型陶瓷电子元器件；以及对设置在多层陶瓷基板的层间或空间内的上述芯片型电子元器件进行布线的导体。由于这样将芯片型电子元器件收容在多层陶瓷基板内的空间内，因此，能得到平面性不被破坏而具有所希望形状的多层陶瓷基板。

专利文献2中所记载的多层陶瓷基板及其制造方法中，利用对陶瓷功能元件预先进行烧成而获得的烧结体板，制作电容元件、电感元件、以及电阻元件等功能元件，然后将这些功能元件内置于未烧结的复合层叠体内。未烧结的复合层叠体包括基体用生片层、包含难烧结性材料的约束层、以及布线导体，在对未烧结的复合层叠体进行烧成时，利用约束层的作用，能够抑制基体用生片层在主面方向上的收缩。由于利用使用了约束层的无收缩工艺进行烧成，因此能够在内置有功能元件的状态下毫无问题地对未烧结复合层叠体进行烧成，并且在功能元件和基体用生片层之间成分不会相互扩散，在烧成后也能维持功能元件的特性。

专利文献1日本专利特公平06-32378号公报

专利文献2日本专利特开2002-084067号公报

发明内容

然而，在专利文献1及专利文献2中所记载的多层陶瓷基板的情况下，由于对内置有芯片型陶瓷电子元器件的陶瓷生片的层叠体进行烧成来获得多层陶瓷基板，因此有时会在通过烧成获得的多层陶瓷基板所内置的芯片型陶瓷电子元器件中产生裂纹，有时会损坏芯片型陶瓷电子元器件。该现象在使用了约束层的无收缩工艺中也有发生。另外，这些多层陶瓷基板是在芯片型电子元器件和陶瓷生片紧贴的状态下进行烧成的，因此难以防止材料成分在芯片型电子元器件和陶瓷层之间相互扩散，在专利文献2所记载的技术中还可能降低芯片型电子元器件的特性。

另外，如专利文献1所记载的那样，在将收容芯片型陶瓷电子元器件的凹部或贯通孔形成于空穴(cavity)内的多层陶瓷基板中，还存在基板强度在空穴部分明显降低的问题。

本发明是为了解决上述问题而完成的，其目的在于提供一种不会在芯片型陶瓷电子元器件中产生裂纹等损伤、而且不会降低芯片型陶瓷电子元器件的特性、可靠性高的陶瓷多层基板的制造方法及陶瓷多层基板。

本发明的发明者对内置于陶瓷多层基板的芯片型陶瓷电子元器件受到损伤的原因进行了许多探讨，其结果是获得了以下见解。

即，在陶瓷多层基板的陶瓷层和芯片型陶瓷电子元器件的热膨胀系数相差很大的情况下，判断为会在芯片型陶瓷电子元器件中产生裂纹，或芯片型陶瓷电子元器件发生破损。若通过采用无收缩工艺来抑制基板在面方向上的收缩，则能够内置无收缩的芯片型陶瓷电子元器件。然而，层叠电容器等芯片型陶瓷电子元器件大多由高介电常数的材料构成，高介电常数的材料一般热膨胀系数较大。与之相反，成为陶瓷层的陶瓷生片层的材料大多由低介电常数的材料构成，低介电常数的材料一般热膨胀系数较小。

因此，若在芯片型陶瓷电子元器件和陶瓷生片层紧贴的状态下对其进行烧成后冷却到常温，则在冷却时，芯片型陶瓷电子元器件发生的收缩大于陶瓷层的收缩，从陶瓷层向芯片型陶瓷电子元器件施加拉力。尽管芯片型陶瓷电子元器件是由陶瓷材料形成的，但陶瓷材料抗拉伸应力较弱，因此来自陶瓷层的拉力会引起裂纹的产生或发生破损。因此，内置于陶瓷多层基板的芯片型陶瓷电子元器件的构成材料受限制。换言之，若芯片型陶瓷电子元器件和陶瓷层未紧贴，则能够消除芯片型陶瓷电子元器件受到损伤、或芯片型陶瓷电子元器件的构成材料受到限制的不良现象。

本发明是基于上述见解完成的。

即，本发明的陶瓷多层基板的制造方法是通过对陶瓷生片层叠体和芯片型陶瓷电子元器件同时进行烧成来制造内置芯片型陶瓷电子元器件的陶瓷多层基板的方法，上述陶瓷生片层叠体由多层陶瓷生片层层叠而成并具有导体图案，上述芯片型陶瓷电子元器件具有陶瓷烧结体和端子电极，且配置于上述陶瓷生片层叠体的内部，而且上述端子电极与上述导体图案电连接，其特征在于，包含以下两个工序：即，在上述陶瓷生片层的与上述芯片型陶瓷电子元器件相接的部位形成紧贴防止剂层的第一工序；以及对上述陶瓷生片层叠体和上述芯片型陶瓷电子元器件进行烧成来烧去紧贴防止剂层的第二工序。