[发明专利]在室温下运行的单电子晶体管及其制造方法

权利要求书

1.一种在室温下运行的单电子晶体管(SET)的制造方法，该方法包括：

第一步，在基板的上导电层(200)之上形成纳米线结构，在所述基板中堆叠下导电层(100)、第一绝缘薄膜(10)和所述上导电层(200)；

第二步，使用所述纳米结构(21)作为掩模向所述上导电层(200)注入杂质；

第三步，在所述上导电层(200)之上形成第二绝缘薄膜(30)，从而覆盖所述纳米结构(21)；

第四步，蚀刻所述上导电层(200)和所述第二绝缘薄膜(30)，从而形成量子点(211)；

第五步，通过热氧化处理形成所述第三绝缘薄膜G，以包围所述量子点(211)；以及

第六步，在所述量子点(211)之上形成栅极G。

2.一种在室温下运行的单电子晶体管(SET)的制造方法，其中，量子点(211)通过完全蚀刻纳米结构(21)和第二绝缘薄膜(30)并蚀刻上导电层(200)的部分厚度而形成，或者，所述量子点(211)还通过蚀刻所述纳米结构(21)的一部分以及所述上导电层(200)和所述第二绝缘薄膜(30)而形成。

3.一种使用基板(100)制造在室温下运行的单电子晶体管(SET)的方法，其中，所述基板(100)中堆叠至少一个第一绝缘薄膜(10)和导电层(20)，该方法包括：

第一步，在所述基板(100)之上限定纳米结构(21)；

第二步，在所述基板(100)之上形成第二绝缘薄膜(30)，从而覆盖所述纳米结构(21)；

第三步，蚀刻沟槽(31a、31b)以暴露所述纳米结构(21)，从而形成量子点(211)；

第四步，在所述第二绝缘薄膜(30)和所述沟槽(31a、31b)的表面上形成具有等厚度的第三绝缘薄膜(40)；以及

第五步，在所述沟槽(31a、31b)中形成栅极，使得所述栅极G位于所述量子点(211)之上。

4.根据权利要求3所述的方法，其中，所述第一、第二、和第三绝缘薄膜(10、30、40)是氧化薄膜或者绝缘薄膜，以及所述导电层(20)是硅。

5.根据权利要求3所述的方法，其中，在第四步和第五步之间进一步包括：第六步，蚀刻通过沉积处理形成的所述第三绝缘薄膜(40)的平面层；以及第七步，在蚀刻所述第二绝缘薄膜(30)和所述第三绝缘薄膜(40)之后，使用所述栅极G作为掩模，将杂质注入所述量子点以外的区域。

6.根据权利要求3所述的方法，进一步包括：在所述第一绝缘层(10)之下的下导电层(100)，其被用作下部栅极。

7.根据权利要求5所述的方法，其中，所述第七步进一步包括：在所述栅极G中形成侧壁隔离件S，并且所述第七步的特征在于使用所述栅极G和所述侧壁S作为掩模。

8.一种在室温下运行的单电子晶体管(SET)的制造方法，该方法包括：

第一步S100，通过蚀刻SOI基板的导电层(20)形成纳米结构(21)，其中，第一绝缘薄膜(10)和所述导电层(20)顺序堆叠；

第二步S200，将第二绝缘薄膜(30)沉积在所述基板之上，使得覆盖所述纳米结构(21)；

第三步S300，通过蚀刻所述第二绝缘薄膜(30)的一部分形成沟槽(31)，使得暴露所述纳米结构(21)的一部分；

第四步S400，蚀刻暴露的纳米结构(21)，从而形成量子点(211)；

第五步S500，通过将金属材料沉积在所述第二绝缘薄膜(30)、所述沟槽(31)和所述量子点之上来形成金属薄膜(50)；

第六步S600，通过对所述金属薄膜(50)和所述量子点(211)执行热退火处理来形成硅化物量子点(212)；

第七步S700，去除没有与所述量子点(211)反应的所述金属薄膜(50)；

第八步S800，将所述第三绝缘薄膜(40)沉积在所述硅化物量子点(212)和去除了所述金属薄膜(50)的表面上；以及

第九步S900，填充所述沟槽，在所述沟槽上沉积所述第三绝缘层(40)和栅极。

9.根据权利要求8所述的方法，其中，所述第八步S800包括：在完全或部分去除第二绝缘薄膜(30)之后沉积所述第三绝缘薄膜(40)。