[发明专利]双掩模自对准双图案化技术(SaDPT)工艺

说明书

相关申请的交叉引用

本发明根据35U.S.C.§119(e)要求美国临时专利申请61/027,299的优先权，其递交于2008年2月8日，主题为“Double Mask Self-Aligned Double Patterning Technology(SaDPT)Process”，为所有目的通过引用结合在这里。

背景技术

本发明涉及半导体器件的形成。

在半导体晶片处理过程中，使用公知的图案化和蚀刻工艺在晶片中形成半导体器件的特征。在这些(光刻)工艺中，光刻胶(PR)材料沉积在晶片上，然后暴露于经过中间掩模过滤的光线。中间掩模通常是图案化有模板特征几何结构的玻璃板，该几何结构阻止光传播透过中间掩模。

通过该中间掩模后，该光线接触该光刻胶材料的表面。该光线改变该光刻胶材料的化学成分从而显影机可以去除该光刻胶材料的一部分。在正光刻胶材料的情况中，去除该暴露的区域，而在负光刻胶材料的情况中，去除该未暴露的区域。所以，蚀刻该晶片以从不再受到该光刻胶材料保护的区域去除下层的材料，并由此在该晶片中形成所需要的特征。

多种不同代代光刻胶是已知的。该光刻胶图案具有关键尺寸(CD)，其可以最小的特征的宽度。超大规模集成电路(ULSI)的该CD一致性对位高性能器件是至关重要的参数。例如该栅电极动CD一致性影响器件的门限电压分布和总的成品率。随着ULSI设计尺寸减小，通过光刻图案化直线特征的线边缘粗糙度(线宽粗糙度：LWR)变得更差。该LWR是从顶部向下看时直线特征的边缘平滑程度的度量。理想的特征的边缘“就像尺子一样直”。然而，出于各种原因，直线特征有时反而表现出锯齿状。锯齿状的直线(即，具有高LWR)通常是非常不希望出现的，因为沿该直线特征测得的CD在不同位置会变化，致使所得到的器件运行不可靠。

发明内容

为了实现前面所述的，一种用于在蚀刻层上方图案化特征的方法包括在无机掩模层上方形成有机掩模层、在该有机掩模层上方形成含硅掩模层、在该含硅掩模层上方形成图案化掩模层、通过该图案化光刻胶掩模蚀刻该含硅掩模层、在该被蚀刻含硅掩模层上方沉积聚合物、在该聚合物上方沉积含硅薄膜、平坦化该含硅薄膜、有选择地去除该聚合物留下该含硅薄膜、蚀刻该有机层和蚀刻该无机层。

本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。

附图说明

在附图中，本发明作为示例而不是作为限制来说明，其中类似的参考标号指出相似的元件，其中：

图1是可用于本发明的实施方式的工艺的流程图。

图2A-I是按照本发明的实施方式处理的层叠的剖视示意图和俯视图。

图3是沉积聚合物步骤的更详细的流程。

图4是可用于实施本发明的等离子处理室的示意图。

图5A-B说明适于实现用于本发明实施方式的控制器的计算机系统。

图6是按照本发明另一示范实施方式的流程图。

图7A-L是按照图6的实施方式处理的层叠的剖视示意图和俯视图。

具体实施方式

现在将根据其如在附图中说明的几个优选实施方式来具体描述本发明。在下面的描述中，阐述许多具体细节以提供对本发明的彻底理解。然而，对于本领域技术人员，显然，本发明可不利用这些具体细节的一些或者全部而实施。在有的情况下，公知的工艺步骤和/或结构没有说明，以避免不必要的混淆本发明。

为了便于理解，图1是可用于本发明的实施方式的工艺的流程图。有机掩模层可形成在无机层上方(步骤102)，含硅掩模层可形成在该有机层上方(步骤104)，图案化掩模层可形成在该含硅掩模层上方(步骤106)。图2A是形成在衬底202上方的蚀刻层204、形成在该蚀刻层204上方的有机掩模层210、形成在该有机掩模层210上方的含硅掩模层212和形成在该有机掩模层212上方的图案化掩模层214的剖视图，由此形成层叠200。

该衬底202可以是任何已知的衬底，如硅晶片。该蚀刻层204可以是电介质材料，如SiO₂，SiN或SiON，其可形成导体材料(如Si)蚀刻的硬掩模。尽管没有示出，但是无机掩模层可以形成在该蚀刻层204上方，如图7A所示。该有机掩模层210可以是任何有机硬掩模材料，如无定形碳。在一个例子中，该有机掩模层可以是300nm无定形碳。