[发明专利]半导体芯片及半导体装置

说明书

技术区域

本发明涉及半导体芯片(比如说，存储芯片，逻辑电路芯片等)、以及具备有这些半导体芯片的半导体装置的技术区域。

背景技术

近年来，伴随着LSI的大规模化和制程的复杂化，将不同种的半导体芯片组装在一个封装上的、所谓的SIP(系统级封装)手法正在不断地得到普及。通过这种手法，可以与其他公司的半导体芯片给予混合组装。也可以与光、机械等的不同种的半导体芯片给予混合组装等，以促进多功能化。

这样的半导体芯片的组装手法有，比如说，象倒装芯片的组装那样，在半导体芯片的半导体电路主面上，根据需要，在给予追加配线以后加工形成焊锡、金、铜的凸起，然后将组装基板和半导体电路的主面相对着加压接合，从而实现高密度的半导体芯片的组装的手法。

但是，对于半导体芯片来说，人们不断地提出作为各种用途的电极的位置或形状，对组装结构进行改良的方案(比如说，日本专利文献1～7)。

因此，比如说，作为以提高处理速度为目的，把在半导体芯片里形成的半导体电路(存储电路或逻辑电路)的构成区域进行分割。还有，将电极集约(集中)到由分割了的半导体电路形成区域之间所构成的间隙区域的中央附近的方法也得到了实施。这是为了提高针对分割了的半导体电路的信号输入输出配线形成效率或尽可能把电极的芯片的占有面积减到最小而实施的方法。

还有，一般地说，作为体现半导体处理速度的指标，频带宽度(传送率)是众所周知的。这个频带宽度是按半导体装置的动作频率和半导体装置的输入输出数据数(输入输出位数)的积而给予规定的。比如说，从泛用的DDR、DRAM来看，在半导体装置的动作频率是166MHz，半导体装置的输入输出数据数是32个情况下，其频带宽度就是0.66GB/s。

[专利文献1]日本特开平7-263449

[专利文献2]日本特开2000-188381

[专利文献3]日本特开2000-315776

[专利文献4]日本特开2002-26037

[专利文献5]日本特开2003-258154

[专利文献6]日本特开2006-147629

[专利文献7]日本特表2007-529930

但是，把电极集中配置在半导体芯片的中央部附近的话，将半导体芯片往组装基板(也包含配线芯片)进行倒装芯片组装时，与组装基板的平行度的保持就变得较困难(也就是说半导体芯片容易相对于组装基板被倾斜着组装)，有可能会发生接触不良。

再说，为了保持组装时的半导体芯片与组装基板的平行度，将电极形成在半导体电路形成区域上的话，由在组装的时候的压力的作用，半导体电路有可能被破坏，从而降低可靠性。

发明内容

在此，本发明的课题是提供一种半导体芯片、以及具备有该芯片的半导体装置，该半导体芯片能在极力地减少电极个数的同时，在组装时保持好与组装基板的平行度，以防止接触不良，而且还可以控制半导体电路的破坏。

以上课题乃是通过以下的手段给予解决的，也就是说，权利要求书第1项所涉及的发明是一种半导体芯片，其具备有：第1～第4半导体电路形成区域，其是分别形成有半导体电路的矩形的4个第1～第4半导体电路形成区域，按照使正交的2边保持预定的间隙相对的方式设置；

十字形的电极配置区域，由相互的前述第1～第4半导体电路形成区域间所形成的间隙所构成，而且由正交的两个第1～第2区域所构成；

第1电极群，其配置在前述十字形的电极配置区域中的前述第1区域内的至少一个部分中，与前述半导体电路连接，对前述半导体电路供给电力或信号；以及

第2的电极群，其配置在前述十字形的电极配置区域中的前述第二区域内的至少一个部分中，与前述半导体电路连接，对前述半导体电路供给电力或信号

与权利要求书第2项相关的发明乃为权利要求书第1项里所记载的半导体芯片，前述第1电极群是包括进行信号输入输出用的电极的电极群，并且前述第2电极群是包括进行电力供给用的电极以及接地用的电极的电极群。

与权利要求书第3项相关的发明乃为权利要求书第1项或是第2项所记载的半导体芯片，前述半导体电路是存储电路，并且前述半导体芯片是存储装置芯片。

与权利要求书第4项相关的发明乃为一半导体装置，其具有：

配线芯片；

第1半导体芯片，其在前述配线芯片的主面上，与电极群相对安装；以及

第2半导体芯片，其与前述第1半导体芯片不同，在前述配线芯片的主面上，与电极群相对安装，