[发明专利]包括集成薄膜电感器的微模块及其制造方法

说明书

相关申请的交叉引用

本申请要求于2008年2月25日提交的美国临时专利申请第61/031,212号的权益，其公开的全部内容通过引用结合于此。

背景技术

诸如蜂窝电话、个人数字助理、数字照相机、膝上型电脑等的个人电子产品通常包括组装在互连衬底或系统衬底(诸如印刷电路板和柔性衬底)上的表面安装部件和数个封装的半导体IC芯片。存在着对于将更多功能和特性加入个人电子产品等，而同时减小这些产品尺寸的日益增长的需求。通常，这些部件需要不同的供给电压和/或隔离的供给电压。在实现全部这些需求的同时还需要使电池消耗最小化。这些矛盾因素已经对于互连衬底和配电部件的组装、设计、以及尺寸提出日益增长的要求。某些人已经提议在单硅芯片上集成开关电源来作为解决以上矛盾因素的解决方案。然而，这种单片解决方案是昂贵的，并且经常不具有证明其成本是合理的足够高的功率转换效率。

发明内容

本发明的实施例涉及微模块、制造微模块的方法、以及包括微模块的电气组件。这些实施例有助于解决上述矛盾因素。

本发明的第一通用实施例涉及一种微模块，该微模块包括：部件衬底，具有布置在该部件衬底的第一表面上的薄膜电感器；以及半导体芯片，安装在部件衬底的第一表面上并位于薄膜电感器之上。薄膜电感器可以包括位于平面内的螺旋形状的线路。该半导体芯片可以电耦合至具有多个导电互连凸块的部件衬底。又一实施例可以包括布置在部件衬底的第一表面上并位于与凸起的芯片的一侧或多侧相邻的多个互连焊盘。半导体芯片可以包括用于控制通过电感器的电流的一个或多个开关以及控制电路。半导体芯片和电感器可以包括开关模式电源。再一实施例可以包括布置在互连焊盘上的多个导电互连凸块，以提供晶圆级芯片尺寸封装(WLCSP，wafer level ship scale package)。

本发明的第二通用实施例涉及一种系统，该系统包括安装在系统衬底上的根据本发明的微模块，微模块的部件衬底的第一表面朝向系统衬底，并且导电互连凸块布置在部件衬底上的互连焊盘与系统衬底上的相应的互连焊盘之间。导电互连凸块的高度尺寸可以大于半导体芯片的厚度尺寸。该系统衬底可包括印刷电路板、母板、柔性电路等。

利用上述示例性构造，可以在便宜的衬底上制造电感器，而可以在相对较小的半导体芯片上制造控制电路和开关。需要少量的工艺步骤以在部件衬底上进行制造，而通常需要大量的工艺步骤以在半导体芯片上制造控制电路及开关。因此，半导体芯片的每个区域的成本高于部件衬底的每个区域的成本。通过在芯片和部件衬底之间划分电路，与传统的单片解决方案相比，可以利用本发明实现较低的生产成本。这种传统的单片解决方案将具有控制器的电感器集成在相对昂贵的半导体芯片上，其中电感器占据了昂贵的芯片的大量面积。根据本发明的构造也使得磁性材料(一种具有大于自由空间的磁导率的材料)能够布置在电感器部分的周围以增加每面积值的电感。这又使得使用本发明的开关模式电源的开关频率能够明显降低。其降低了开关对于相同量的功率转换的开关损耗，从而提高了转换器的效率。

本发明的第三通用实施例涉及制造微模块的方法，该方法包括：将包括薄膜电感器的部件衬底和半导体芯片组装在一起，从而半导体芯片布置在该薄膜电感器之上；以及在多个互连焊盘上组装多个导电互连凸块，其中多个互连焊盘布置在部件衬底上并位于与凸起的芯片的一侧或多侧相邻。在又一实施例中，在将部件衬底和半导体芯片组装在一起之前，多个导电互连凸块布置在半导体芯片上。再一实施例包括：将多个导电互连凸块布置在部件衬底的导电互连焊盘上。在另一实施例中，将两个以上部件衬底一起设置在公共衬底或公共晶片上，并在它们与各自的半导体芯片组装之后将其分拣。

利用上述的示例性方法，通过在单独的载体(例如，半导体芯片和部件衬底)上制造高成本和低成本部件，并在此之后将载体组装在一起(例如，共同封装载体)可以降低制造开关模式电源的成本。通过在组装之前测试载体并且只组装良好载体，能够增加总体产量。

本发明的第四通用实施例涉及一种微模块，该微模块包括：部件衬底，包括第一表面、第二表面、薄膜电感器、以及在第一表面和第二表面之间延伸的多个通孔；第一多个互连焊盘，布置在部件衬底的第一表面，第一多个互连焊盘中的至少两个电耦合至各自的通孔；第二多个互连焊盘，布置在部件衬底的第二表面，第二多个互连焊盘中的至少两个电耦合至各自的通孔；以及半导体芯片，布置在部件衬底的第一表面上并电耦合至第一多个互连焊盘。利用这种构造，半导体芯片及部件衬底可以具有基本上相同的侧向尺寸，并可彼此堆叠成紧凑的微模块。