[发明专利]具有到单个导电柱的一对存储器单元串的存储器阵列

说明书

技术领域

本发明大体来说涉及存储器阵列，且更特定来说本发明至少一个实施例涉及具有到单个导电柱的一对存储器单元串的存储器阵列。

背景技术

存储器装置通常提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已发展成为用于广泛的电子应用的非易失性存储器的普遍来源。非易失性存储器是可在不施加电力的情形下保持其数据值达某一延长周期的存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。所述单元的阈值电压的改变(通过对电荷存储节点，例如浮动栅极或捕获层或其它物理现象的编程)确定每一单元的数据值。通过将两个或两个以上阈值电压范围定义为对应于个别数据值，可在每一单元上存储一个或一个以上信息位。快闪存储器及其它非易失性存储器的常见用途包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、移动电话及可移除存储器模块，且非易失性存储器的用途正继续扩大。

快闪存储器通常利用称为NOR快闪及NAND快闪的两种基本架构中的一者。所述名称从用于读取所述装置的逻辑得来。在NOR快闪架构中，一列存储器单元与耦合到位线的每一存储器单元并联地耦合。在NAND快闪架构中，一列存储器单元仅与耦合到位线的列的第一存储器单元串联耦合。

一个常见类型的快闪存储器是氮化物只读存储器(NROM)，有时也称为半导体-氧化物-氮化物-氧化物-半导体(SONOS)存储器。此类装置通常包含氮化硅(Si₃N₄)作为电荷捕获节点，但也可利用其它电介质材料。通过将电荷累积在存储器举元内的电荷捕获节点中或使所述电荷捕获节点放电，可更改所述存储器单元的阈值电压。

为使存储器制造商保有竞争力，存储器设计者不断地努力增加存储器装置的密度。增加快闪存储器装置的密度通常需要减小存储器单元之间的间隔及/或使存储器单元更小。许多装置元件的更小尺寸可致使单元的操作问题。举例来说，源极/漏极区之间的沟道变得更短，这可能致使严重的短沟道效应。

增加存储器装置的密度的一个方式是形成多层式存储器阵列，例如，其经常称为三维存储器阵列。举例来说，一种类型的三维存储器阵列包含多个水平层的传统二维阵列，例如NAND或NOR存储器阵列，所述水平层彼此上下地垂直堆叠，其中每一存储器阵列的存储器单元为蓝宝石上硅晶体管、绝缘体上硅晶体管、薄膜晶体管、热电聚合物晶体管、半导体-氧化物-氮化物-氧化物-半导体晶体管等。另一类型的三维存储器阵列包含堆叠存储器元件(例如垂直穿过多个电极材料堆叠层的垂直NAND串)的柱，其中每一存储器元件为(例如)半导体-氧化物-氮化物-氧化物-半导体晶体管。

由于上述原因，且由于所属领域的技术人员在阅读并了解本说明书之后将明了的下述其它原因，在此项技术中需要替代性三维存储器阵列。

附图说明

图1是根据本发明实施例NAND快闪存储器装置的实施例的简化框图。

图2A至2C是根据本发明另一实施例处于各种制造阶段的存储器阵列的一部分的横截面视图。

图3是根据本发明另一实施例的图2B的区300的放大视图。

图4是根据本发明另一实施例的图2B的结构的俯视图。

具体实施方式

在以下详细说明中，参照附图，所述附图形成本发明的一部分且其中以图解说明方式显示具体实施例。在图式中，若干视图中相同编号描述大致类似的组件。可利用其它实施例并可在不背离本发明的范围的前提下做出结构、逻辑及电气方面的改变。如果适用则使用以下内容：以下说明中使用的术语晶片或利底包含任何基底半导体结构。二者均应理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、经掺杂及未经掺杂半导体、由基底半导体结构支撑的硅的外延层、以及所属领域的技术人员所熟知的其它半导体结构。此外，当在以下说明中提及晶片或衬底时，可已利用先前过程步骤在基底半导体结构中形成区/结，且术语晶片或衬底包含含有这些区/结的下伏层。因此，不应以限制意义考虑以下详细说明，目本发明的范围仅由以上权利要求书及其等效内容界定。