[发明专利]集成电路长、短沟道金属栅极器件及其制造方法

说明书

技术领域

本发明大致上是有关于集成电路，且尤系关于具有长、短沟道金属栅极器件两者的集成电路，以及制作此种电路的方法。

背景技术

绝大部分的现今集成电路(integrated circuit；IC)是采用复数个互连的场效应晶体管(field effect transistor；FET)来实作，该场效应晶体管也称为金属氧化半导体场效应晶体管(metal oxide semiconductor field effect transistor；MOSFET)或简称为MOS晶体管。MOS晶体管包含作为控制电极的栅极电极，以及源极(source)和汲极(drain)电极。沟道在该源极和汲极电极之间延伸。当施加至该栅极电极的电压(称为“临界电压(threshold voltage)”或V_t)足够在该晶体管基材中形成反转区域(inversion region)时，电流会流过这个沟道。

对于采取金属栅极堆叠(stack)和高K电介质(high-k dielectric)的MOS晶体管来说，不论是NMOS或PMOS都希望目标V_t(在此称为“带边缘(bandedge)V_t”)对应于100毫伏特(millivolt)的传导带(conduction band)或价能带(valence band)边缘之内。然而，已有数个理由证明难以建构具有带边缘V_t的金属栅极MOS晶体管。由于出现在高k材料中的氧空位(vacancy)而造成的固定正电荷(fixed positive charge)会将晶体管的临界电压从所希望的带边缘V_t偏移离开。此外，具有会产生(yield)带边缘临界电压的功函数(例如，大约4.7至5.1电子伏特的功函数)的金属在温度超过摄氏400℃时是典型地热不稳定(thermally unstable)。此种热不稳定金属一般无法承受在源极-汲极活化退火(activation annealing)期间所经历的高温。因此，最后形成栅极(gate-last)之方式系典型地采用来建构包含由热不稳定金属所形成的金属栅极的MOS晶体管。例如，可采用镶嵌(damascene)制程，其中，一开始系安装伪栅极(dummy gate)然后接着经由蚀刻予以移除以产生沟槽。热不稳定金属接着会沉积至该沟槽里并且受到研磨以定义永久的金属栅极。

虽然一般而言上述镶嵌制程是非常适合于与长沟道(LC)晶体管(例如，沟道长度超过预定值的器件，该预定值例如大约0.1μm)一起使用，但是当与短沟道(SC)晶体管(例如，沟道长度相等于或短于该预定值的器件)一起使用时，上述的镶嵌制程具有某些缺点。例如，由于器件的小尺寸，在该蚀刻制程期间整个伪栅极可能无法被移除。此外，当沉积在SC晶体管的开放沟槽(open trench)上方时，在完全填满该沟槽之前该金属栅极材料会在接近该沟槽的口处产生挟捏(pinch-off)。空隙化(voiding)因此在该沟槽的主体之内发生。因此，对于包含SC晶体管和LC晶体管的IC而言，一般无法接受该镶嵌制程，而一般系采用蚀刻制程来对两种形式的晶体管建构该金属栅极，所以一般是避免在LC晶体管中使用热不稳定金属来达成带边缘电压临界值。

因此，期望提供用于制造具有短沟道器件和长沟道器件的MOS晶体管的方法，其系允许在短与长沟道器件两者上达成带边缘电压临界值。特别是，期望此种方法能允许热不稳定金属被采用在长沟道器件的制造中，同时也允许修复出现在短沟道器件中的氧空位。此外，从后续的实施方式和附加的申请权利范围，配合附图和前述的技术领域与背景，其它本发明所期望的特征和特性会变得明显易懂。

发明内容

提供一种用于制造集成电路的方法，该集成电路包含由层间电介质分别覆盖的短沟道(SC)器件和长沟道(LC)器件。该SC器件具有SC栅极堆叠并且该LC器件初始具有伪栅极。在一个实施例中，该方法包括以下步骤：移除该伪栅极以形成LC器件沟槽，以及沉积金属栅极材料于该SC器件与该LC器件上方。该金属栅极材料接触该SC栅极堆叠并且实质上填满该LC器件沟槽。